JPH0347757B2 - - Google Patents

Info

Publication number
JPH0347757B2
JPH0347757B2 JP61292651A JP29265186A JPH0347757B2 JP H0347757 B2 JPH0347757 B2 JP H0347757B2 JP 61292651 A JP61292651 A JP 61292651A JP 29265186 A JP29265186 A JP 29265186A JP H0347757 B2 JPH0347757 B2 JP H0347757B2
Authority
JP
Japan
Prior art keywords
conductive pattern
conductive
dielectric material
temporary support
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61292651A
Other languages
English (en)
Other versions
JPS62206897A (ja
Inventor
Nyuueru Cherisu Reroi
Raruu Erisu Seron
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS62206897A publication Critical patent/JPS62206897A/ja
Publication of JPH0347757B2 publication Critical patent/JPH0347757B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 この発明は、少くとも２つの導体を、誘電材料
を介して接続する方法に関するものである。詳細
に述べれば、この発明は、誘電材料中にランドレ
スのメツキしたスルー・ホールを形成する方法に
関するものである。
Ｂ 従来技術 印刷回路カードまたは印刷回路板の製造には、
導電材料のシートが基板として用いられる。導電
性パターンは、基板の片側または両側の主表面上
に形成される。
層と層の間を電気的に接続するため、金属でコ
ーテイングしたスルー・ホールを形成する。誘電
材料を介して導電材料を接続する場合、誘電材料
の表面上に、誘電性のランドおよび線を、広範囲
に設ける。しかし、誘電材料上にランドが存在す
ると、他の目的に使用できるはずの誘電体上の貴
重な面積を塞ぐことになるので望ましくない。
したがつて、ランドレスのスルー・ホール接続
を設ける方法が提唱されている。
Ｃ 発明が解決しようとする問題点 これらの提唱された方法は、大部分が、所期の
回路を画定するため、またはスルー・ホールを形
成した後既存の回路を保護するため、またはこれ
ら両方のために、何らかのフオトレジストを使用
する工程が必要である。領域を保護する必要があ
るために、工程が著しく複雑になる。
Ｄ 問題点を解決するための手段 この発明は、少くとも２つの導体を、誘電材料
を介して接続する方法に関するものである。詳細
には、この発明は、ランドレスのスルー・ホール
を用いた接続を与えることに関するものである。
この発明の方法は、第１の主表面上に第１の導
電性パターンを有する誘電材料を設けることを含
む。第１の導電性パターンと、誘電材料の第１の
主表面とを覆う一時支持層を形成させる。
誘電材料の第１の主表面と反対側の第２の主表
面には、第２の導電性パターンを形成させる。
さらに、第２の導電性パターンと、誘電材料の
第２の主表面を、一時的支持層で被覆する。
次に、第１の導電性パターンと、第２の電導性
パターンを接続するインターステイシヤル・スル
ー・ホールを形成させる。第１の導電性パターン
を、第２の導電性パターンと電気的に接続させる
ため、スルー・ホールを導体でメツキする。
次に支持層をはがして除去し、これにより第１
および第２の導電性パターンの間に、ランドレス
の電気的接続を設ける。
Ｅ 実施例 この発明は、少くとも２つの導電性パターンの
間に、誘電材料を介して電気的接続を設ける方法
に関するものである。
この発明の方法は、ランドレス・スルー・ホー
ル電気接続と称するものをもたらす。
この発明によれば、まず第２Ａ図に示すよう
に、支持担体または支持層８上に、第１の導電性
パターン２を形成させる。この支持層８は一時的
なもので、後のステツプで、形成した導電性パタ
ーン２を変化させずに、誘電材料１からはがし取
ることができる。
このような支持層は市販されており、Yates
Industries社からDouble Thin Filmなる商品名
で発売されているものが含まれる。このような材
料は一般に、自己支持できない厚さの電解銅また
は銅を含有する層と、第２の電解銅の層を有す
る。
銅層８Ａと第２の金属層８Ｂとは、はく離層６
のコーテイングにより分離される。はく離層６の
例としては、クロム、鉛、ニツケル、アルミニウ
ム、銀等がある。はく離コーテイングにより、次
に極めて薄い銅層８Ａを上に電着させることが可
能になり、裂けることなく支持層から機械的には
がすことができる。
アルミニウム等、他の除去可能な一時支持層
も、必要があれば使用することができる。
所期の導電性パターン２を、一時的支持材８、
特に上記に開示した好ましい一時的支持材の薄い
銅８Ａの表面上に形成させることができる。これ
は、一時的支持材の銅８Ａの側にフオトレジスト
材料を塗布し、これに化学線を当て、現像して、
所期のパターンを特徴づける薄い銅８Ａの露出部
分４を残すことにより、所期のパターンを形成さ
せることによつて行うことができる。
次に、薄い銅４の上に所期の厚さに銅メツキし
て、導電性のパターン２を形成する。残つたフオ
トレジスト材料は、適当な溶剤で溶解することに
より除去する。
次に薄い銅層４のフオトレジスト材料でコーテ
イングした部分をフラツシユ・エツチングにより
除去する。
フラツシユ・エツチングは、構造をエツチング
剤に接触させることにより行う。銅に適したエツ
チング剤には、塩化第２銅、塩化第２鉄、ペルオ
キシニ硫酸ナトリウム、亜塩素酸アンモニウム、
過硫酸アンモニウムおよび硝酸の溶液がある。こ
れらの除去すべき銅層は極めて薄いため、エツチ
ング剤との接触は、約１ないし約２分間を要する
のみである。フラツシユ・エツチングの温度は、
通常約43℃ないし約60℃である。
同じ工程を第２Ｂ図に示す第２の導電性パター
ン３を形成する場合にも用いることができる。
所期の導電性パターン２，３を有する所期の一
時的支持層８，９が、次に周知の方法により位置
決めピンで正確に位置決めされ、上記パターン間
に誘電材料１（第２Ｃ図）をはさんで積層され
る。積層は、一時的支持材８，９上にある所期の
導電性パターン２，３が、誘電材料１に隣接し接
続するように行われる。詳細は後述する。少くと
も２つの導電性パターン２，３が、誘電材料１の
異なる主表面１Ａ，１Ｂ上に積層され、第１Ａ図
に示すような積層構造が得られる。
この発明で使用される誘電体基板または材料
は、熱可塑性および熱硬化性樹脂を含む。代表的
な熱硬化性樹脂材料には、エポキシ、フエノール
を主体とする材料、およびポリイミドが含まれ
る。このような材料は通常、ガラス充填エポキシ
またはフエノールを主体とする材料など、樹脂材
料を補強材と一緒に成形して作成する。フエノー
ル型の材料の例としては、フエノール、レゾルシ
ノールおよびクレゾールの共重合体がある。適当
な熱可塑性重合体材料の例としては、ポリプロピ
レン等のポリオレフイン、ポリスルホン、ポリカ
ーボネート、ニトリル・ゴム、ABS重合体等が
ある。
この発明で使用される好ましい重合体材料はエ
ポキシ樹脂材料である。代表的なエポキシ樹脂に
は、ビスフエノールＡとエピクロロヒドリンから
得られるビスフエノール型樹脂、フエノール等の
フエノール系材料と、ホルムアルデヒド等のアル
デヒドから生成するノボラツク樹脂をエピクロロ
ヒドリンでエポキシ化して得られる樹脂材料、テ
トラグリシジルジアミノジフエニルメタン等の多
官能性エポキシ樹脂、およびアジピン酸ビス
（３，４−エポキシ−６−メチルシクロヘキシル
メチル）等のアクリル系エポキシ樹脂が含まれ
る。
エポキシ樹脂組成物には、周知の促進剤および
硬化剤が含まれてもよい。適当な硬化剤の例とし
ては、ポリアミン、第１、第２および第３アミ
ン、ポリアミド、ポリスルフイド、尿素−フエノ
ール−ホルムアルデヒド、酸、および酸無水物が
ある。さらに、適当な硬化剤には、BF3および
BF3の錯塩等のルイス酸触媒も含まれる。
この発明で用いる誘電体基板の多くは、樹脂お
よびガラス繊維等の補強用繊維を含む、いわゆる
プリプレグ基板と称するものである。この種の繊
維を含有する組成物は、通常繊維にたとえばエポ
キシ重合体組成物を含浸させて製造する。エポキ
シ組成物の量は通常、ガラス繊維中のエポキシ組
成物の固形分が約30ないし約70重量％、好ましく
は約50ないし約65重量％である。
繊維を配合した後、組成物を硬化させてＢ状態
にして、シート等、所期の形状に切断する。シー
トを用いる場合は、厚さは通常約1.5ミルないし
約８ミルである。Ｂ状態にするための硬化は、一
般に温度約80℃ないし約110℃で、約３分ないし
約10分間行う。
必要があれば、基板を他の基板上に積層した
り、上記の一時的支持層中の導電性パターンの間
にはさむこともできる。
積層は、予熱した積層プレスを用いて、所期の
構造を所定の圧力および温度、たとえは約14Kg／
cm2（200psi）ないし約35Kg／cm2（500psi）、好ま
しくは約17.5Kg／cm2（250psi）ないし、約21Kg／
cm2（300psi）の圧力、約180℃の温度で圧縮して
行う。圧縮操作の時間は、使用する材料および与
える圧力により異る。上記の条件の場合は、約１
時間が適当である（第１Ａ図）。
次に誘電材料１の表面１Ａ上および反対側の表
面１Ｂ上の導電性パターン２と３を接続するた
め、構造中に所要のスルー・ホール１０を作成す
る。スルー・ホール１０は、機械的穴あけおよび
レーザによる穴あけを含む穴あけまたは打抜き操
作によつて行う（第１Ｂ図）。
インターステイシヤル・スルー・ホールが得ら
れた後、スルー・ホールを有する誘電体基板は、
次に内部をメツキするため、適当な洗滌および前
処理を行う。
たとえば、前処理は、サンド・ブラストまたは
蒸気ブラスト等の物理的手段、および溶剤による
膨潤等の化学的方法による活性サイトの生成を含
む。代表的な溶剤は、Ｎメチル・ピロリドンであ
る。
誘電体基板の両側の表面上の導電性パターンを
電気的に接続するため、金属をメツキするスル
ー・ホールは、銅の付着に対する触媒作用がなけ
ればならない。
たとえば、無電解銅メツキ浴に浸漬する前に、
適当な触媒をスルー・ホール中に付着させる。
基板の触媒化すなわちシーデイングに広く用い
られる方法の一つに、塩化第１スズ増感剤溶液お
よび塩化パラジウム活性化剤を使つて金属パラジ
ウム粒子の層を形成する方法がある。
たとえば、誘電体基板を触媒化する方法の１例
が、米国特許第3011920号明細書に開示されてい
る。この方法は、基板をコロイド状金属で処理し
て増感し、選択性溶剤で処理を促進させて増感し
た誘電体基板から保護コロイドを除去し、次に増
感した基板上に銅を無電解付着させることを含む
ものである。
また、たとえば米国特許第3099608号明細書に
開示されているように、誘電体基板を、半コロイ
ド溶液からパラジウム金属等の“導電化”型金属
粒子の薄膜を誘電体基板上に付着させて、導電性
金属で“導電化した”基体を電気メツキできる導
電性基体を形成することもできる。
さらに、米国特許第3632388号明細書には、重
合体基板のメツキ工程で、クロム酸で予備エツチ
ングをした後、スズ・パラジウム・ヒドロゾルを
用いて一段階活性化により、基板を処理する方法
が開示されている。
それより最近、米国特許第4066809号明細書は、
いわゆる三重シーデイング法の使用を開示してい
る。この方法は、誘電体基板の表面を最初塩化第
１スズ増感剤溶液に、次に塩化パラジウム活性化
剤に、次に塩化パラジウムと、塩化第１スズおよ
び塩酸からなるシーダ浴に浸漬するものである。
さらに、米国特許第447883号明細書には、塩化
第１スズおよび塩化パラジウムによる処理を行う
前に、基板およびスルー・ホールを、多官能性イ
オン性重合体を含有する水溶液で処理する方法が
開示されている。
この重合体は、多官能性イオンを有する材料
で、少くとも２種類の同じ極性の活性なまたは有
効なイオン性官能基を含み、少くとも水との相溶
性を有し、好ましくは水溶性、または少くともこ
の発明で使用する水性組成物に可溶性である。好
ましいイオン性官能基は、四級フオスフオニウム
または四級アンモニウム基等の陽イオン性官能基
である。少くとも２種類のイオン性官能基を含有
する重合体は市販されているので、本明細書では
詳細説明の必要はない。市販の多官能性陽イオン
性重合体にはHerculesのレテン210、レテン220、
およびレテン300があり、これらについては“水
溶性重合体（Water Soluble Polymers）”、
Bulletin VC−482A、Hercules Incorporatedに
開示されている。
これらのレテン重合体は高分子量の重合体（通
常約50000ないし約1000000以上）であり、ポリア
クルアミドを骨格とするものである。
イオン性重合体は通常約0.01ないし約１重量％
の水溶液として用いられるが、約0.05ないし約
0.5重量％で用いられることが多い。この水溶液
は通常約H2SO4、HCl等の無機酸を含有し、PHは
約０ないし約７で、約０ないし約３の場合が多
い。酸は通常約２ないし約10重量％存在する。
イオン性重合体による処理は、通常約１分ない
し約10分行う。
イオン性重合体で処理した後、必要があれば、
構造を脱イオン水等で洗滌し、スルー・ホールに
吸収されなかつた余分の重合体を除去する。
次に、スルー・ホールを、無電解銅メツキを開
始できる触媒組成物を含有する組成物に接触させ
て活性化する。金属を含む組成物は、直接触媒化
サイトを形成し、または触媒化サイトを形成する
前駆体として作用する。存在する金属は、元素の
形でも、合金または化合物でも、またはそれらの
混合物でもよい。好ましい金属触媒は、金、パラ
ジウム、プラチナ等の貴金属である。さらに、
銅、ニツケル、コバルト、鉄、亜鉛、マンガン、
アルミニウム等の非貴金属も使用できる。
最も好ましい触媒はパラジウムである。代表的
なパラジウム組成物は、１中約1.2ないし約2.5
ｇのパラジウム塩、好ましくはpdCl2、および１
中約80ないし約150ｇの第１スズ塩、好ましく
はSnCl2・2H2O、および１中約100ないし約
150mlの酸、好ましくはHClを含有する。HClを
37％HCl水溶液の形で使用する場合は、１中約
280ないし約360mlのHCl溶液を使用するのが好ま
しい。
最も好ましい組成物は、１中約1.5ｇのpdCl2
および１中約280mlの37％HClを含有する。こ
の組成物の温度は、通常約65±10〓に保たれる。
代表的な三重シーダ法については、米国特許第
4525390号明細書に開示されている。
次に、構造を無電解メツキ浴に浸漬することに
より、スルー・ホールを、ニツケル、銅等の導電
性金属でメツキする（第１Ｃ図）。
使用する金属は銅が好ましい。適当な無電解銅
メツキ浴およびその使用法については、米国特許
第3844799号および第4152467号明細書に開示され
ている。
無電解銅メツキ浴は、通常第２銅イオン源、還
元剤、第２銅イオンの錯化剤、PH調整剤を含む組
成物である。このメツキ浴は、シアン・イオン源
および界面活性剤を含有してもよい。
一般に使用される第２銅イオン源は、硫酸第２
銅または使用する錯化剤の第２銅塩である。硫酸
第２銅を使用する場合は、１中約３ないし15
ｇ、好ましくは１中約８ないし約15ｇの量が好
ましい。
一般に使用される還元剤はホルムアルデヒド
で、通常１中約0.7ないし約７ｇを使用し、１
中約0.7ないし約2.2ｇ使用されることが多い。
多の還元剤としては、パラホルムアルヒデド、ト
リオキサン、ジメチルヒダントイン等のホルムア
ルデヒド前駆体または誘導体、アルカリ金属のボ
ロハイドライド（ボロハイドライドナトリウムま
たはボロハイドライドカリウム）等のボロハイド
ライドとナトリウムトリメトキシボロハイドライ
ド等の置換ボロハイドライドおよびアミンボラ
ン、イソプロピルアミンボラン、モルフオリンボ
ラン等のボラン類がある。
代表的なキレート化剤の例として、ロツシエル
塩、エチレンジアミン四酢酸、エチレンジアミン
四酢酸のナトリウム塩（一、二、三、四ナトリウ
ム塩）、ニトリロ四酢酸およびそのアルカリ塩、
グルコン酸、グルコン酸塩、トリエタノールアミ
ン、グルコノ−γ−ラクトン、エチレンジアミン
三酢酸Ｎヒドロキシエチル等の修飾エチレンジア
ミン酢酸類がある。他の多数の適当な第２銅錯化
剤は、米国特許第2996408号、第3075855号、第
3075856号、および第2938805号明細書に開示され
ている。溶液中の第２銅イオンの量は、一般に１
中約20ないし約50ｇまたは３〜４倍モル・アク
セスである。
さらに、メツキ浴は通常コーテイングする表面
のぬれを促進するための界面活性剤を含有する。
好結果の得られる界面活性剤には、たとえば、
Gafac RE−610の商品名で市販されている有機
リン酸エステルがある。一般に、界面活性剤の量
は１中約0.02ないし約0.3ｇである。さらに、
浴のPHを、たとえば水酸化ナトリウムまたは水酸
化カリウム等の塩基性化合物を、所期のPHになる
まで添加して調整する。無電解銅メツキ浴のPH
は、通常約11.6ないし11.8とすることが好まし
い。
メツキ浴はさらに、シアン・イオンを含有して
よく、浴中のシアン・イオン濃度が約0.0002ない
し約0.0004モルとなるように、１中約10ないし
25mgのシアン化物を添加する。シアン化物の例と
しては、アルカリ金属またはアルカリ±金属のシ
アン化合物、またはシアン化アンモニウムがあ
る。
上記のメツキ浴の比重は一般に約1.060ないし
1.080である。さらに、無電解銅メツキ浴の温度
は一般に約70℃ないし約80℃で、約70℃ないし約
75℃とすることが多い。適当なメツキ温度および
シアン・イオン濃度については、米国特許第
3844799号明細書に記載されている。
スルー・ホール１０をメツキし、誘電体基板の
両側の表面上の導電性パターン２，３を電気的に
接続した後、一時的支持層８，９を、はく離層
６，７と共に構造から引はがすなどの方法で、機
械的に除去する（第１Ｄ図）。
Ｆ 発明の効果 比較的簡単な工程でランドレスのメツキしたス
ルー・ホールが得られて印刷回路板の有効面積を
増大できる。
【図面の簡単な説明】
第１Ａ図は、誘電体基板の両側の主表面上に導
電性パターンを含む積層構造、第１Ｂ図は第１Ａ
図の構造にスルー・ホールを設けた図、第１Ｃ図
は、スルー・ホール上に導電性金属をメツキした
図、第１Ｄ図は、一時的支持層を除去した後の構
造を示す。第２Ａ図、第２Ｂ図は、各々導電性パ
ターンを担持した一時的支持層の断面を示す図で
ある。第２Ｃ図は、誘電体基板の断面を示す図で
ある。 １……誘電体基板、２……第１の導電性パター
ン、３……第２の導電性パターン、４，５……支
持層にメツキした金属、６，７……はく離層、
８，９……一時的支持層、１０……スルー・ホー
ル、１１……スルー・ホールにメツキした導電性
金属。

Claims (1)

  1. 【特許請求の範囲】 １ 少なくとも２つの導体を、誘電材料を介して
    接続する方法において、 (a) 第１の所望の導電性パターンを担持し、前記
    誘電材料の第１の主表面を覆うための第１の一
    時的支持層を形成し、 (b) 第２の所望の導電性パターンを担持し、前記
    誘電材料の第２の主表面を覆うための第２の一
    時的支持層を形成し、 (c) 前記第１、第２の一時的支持層間に前記誘電
    材料を配置し、前記両導電性パターンを位置合
    わせし、これらの一時的支持層及び誘電材料を
    積層して、前記誘電材料の第１、第２の主表面
    の上に前記所望の第１および第２の導電性パタ
    ーンを形成し、 (d) 前記第１の導電性パターンと、前記第２の導
    電性パターンとを連絡するスルーホールを形成
    し、 (e) 前記スルーホールを導電体でメツキすること
    により、前記第１の導電性パターンと前記第２
    の導電性パターンとを電気的に接続し、 (f) 前記第１、第２の一時的支持層を剥がして除
    去することにより、 前記第１および第２の導電性パターンをランド
    レス・スルー・ホールで接続することを特長とす
    るランドレス・スルー・ホールによる接続方法。
JP61292651A 1986-03-05 1986-12-10 ランドレス・スル−・ホ−ルで接続する方法 Granted JPS62206897A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US836376 1986-03-05
US06/836,376 US4704791A (en) 1986-03-05 1986-03-05 Process for providing a landless through-hole connection

Publications (2)

Publication Number Publication Date
JPS62206897A JPS62206897A (ja) 1987-09-11
JPH0347757B2 true JPH0347757B2 (ja) 1991-07-22

Family

ID=25271841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61292651A Granted JPS62206897A (ja) 1986-03-05 1986-12-10 ランドレス・スル−・ホ−ルで接続する方法

Country Status (7)

Country Link
US (1) US4704791A (ja)
EP (1) EP0235701B1 (ja)
JP (1) JPS62206897A (ja)
AU (1) AU593887B2 (ja)
BR (1) BR8700761A (ja)
CA (1) CA1245774A (ja)
DE (1) DE3779934T2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3928832C2 (de) * 1989-08-31 1995-04-20 Blasberg Oberflaechentech Verfahren zur Herstellung von durchkontaktierten Leiterplatten und Leiterplatten-Halbzeug
US5158645A (en) * 1991-09-03 1992-10-27 International Business Machines, Inc. Method of external circuitization of a circuit panel
US5289269A (en) * 1991-12-27 1994-02-22 Nippon Television Network Corporation Color television camera with details of luminance signal formation
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
US6079100A (en) * 1998-05-12 2000-06-27 International Business Machines Corporation Method of making a printed circuit board having filled holes and fill member for use therewith
US6009620A (en) * 1998-07-15 2000-01-04 International Business Machines Corporation Method of making a printed circuit board having filled holes
US6125531A (en) 1999-03-01 2000-10-03 International Business Machines Corporation Method of making a printed circuit board having filled holes and a fill member for use therewith including reinforcement means
US6467161B2 (en) * 2000-05-26 2002-10-22 Visteon Global Tech., Inc. Method for making a circuit board
US6473963B1 (en) 2000-09-06 2002-11-05 Visteon Global Tech., Inc. Method of making electrical circuit board
US7637008B2 (en) * 2002-12-18 2009-12-29 Intel Corporation Methods for manufacturing imprinted substrates
US7371975B2 (en) * 2002-12-18 2008-05-13 Intel Corporation Electronic packages and components thereof formed by substrate-imprinting
US20040126547A1 (en) * 2002-12-31 2004-07-01 Coomer Boyd L. Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
DE102005011545A1 (de) * 2005-03-10 2006-09-21 Lpkf Laser & Electronics Ag Verfahren zur Kontaktierung von Leiterbahnen einer Leiterplatte
US7503111B2 (en) * 2005-03-31 2009-03-17 International Business Machines Corporation Method for increasing wiring channels/density under dense via fields
KR100688701B1 (ko) * 2005-12-14 2007-03-02 삼성전기주식회사 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
KR100776248B1 (ko) * 2006-11-21 2007-11-16 삼성전기주식회사 인쇄회로기판 제조방법
US20210355454A1 (en) 2018-07-24 2021-11-18 Voyager Therapeutics, Inc. Systems and methods for producing gene therapy formulations

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4865462A (ja) * 1971-12-16 1973-09-08
JPS5040466A (ja) * 1973-08-16 1975-04-14
JPS60263494A (ja) * 1984-06-12 1985-12-26 日立化成工業株式会社 記録電極板の製造法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA664222A (en) * 1963-06-04 H. Scheer Frederick Forming plated holes
US3163588A (en) * 1955-02-14 1964-12-29 Technograph Printed Electronic Method of interconnecting pathway patterns of printed circuit products
GB854881A (en) * 1956-12-04 1960-11-23 Emi Ltd Improvements in or relating to methods of forming conducting coatings on walls extending into insulating supports
US2986804A (en) * 1957-02-06 1961-06-06 Rogers Corp Method of making a printed circuit
GB1174043A (en) * 1966-03-01 1969-12-10 British Aircraft Corp Ltd Improvements relating to the manufacture of Printed Circuits
DE1665771C2 (de) * 1966-09-30 1975-05-28 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung gedruckter Schaltungsplatten
GB1207631A (en) * 1968-04-04 1970-10-07 Technograph Ltd Plated through holes
DE2515706A1 (de) * 1975-04-10 1976-10-21 Siemens Ag Verfahren zur herstellung von durchkontaktierten gedruckten schaltungen
US4354895A (en) * 1981-11-27 1982-10-19 International Business Machines Corporation Method for making laminated multilayer circuit boards
US4604799A (en) * 1982-09-03 1986-08-12 John Fluke Mfg. Co., Inc. Method of making molded circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4865462A (ja) * 1971-12-16 1973-09-08
JPS5040466A (ja) * 1973-08-16 1975-04-14
JPS60263494A (ja) * 1984-06-12 1985-12-26 日立化成工業株式会社 記録電極板の製造法

Also Published As

Publication number Publication date
JPS62206897A (ja) 1987-09-11
AU6967487A (en) 1987-09-10
BR8700761A (pt) 1987-12-29
AU593887B2 (en) 1990-02-22
US4704791A (en) 1987-11-10
EP0235701A3 (en) 1989-02-22
EP0235701A2 (en) 1987-09-09
EP0235701B1 (en) 1992-06-24
DE3779934T2 (de) 1993-02-04
CA1245774A (en) 1988-11-29
DE3779934D1 (de) 1992-07-30

Similar Documents

Publication Publication Date Title
CA1332885C (en) Conditioning a non-conductive substrate for subsequent selective deposition of a metal thereon
US6630743B2 (en) Copper plated PTH barrels and methods for fabricating
US4704791A (en) Process for providing a landless through-hole connection
JP2643099B2 (ja) 導電金属の基板への付着方法
EP0053279B1 (en) Method of preparing a printed circuit
JPS5913059A (ja) 無電気めつきのための前処理方法
JPH0325038B2 (ja)
US4956197A (en) Plasma conditioning of a substrate for electroless plating
US6265075B1 (en) Circuitized semiconductor structure and method for producing such
EP0268821B1 (en) Method for conditioning of a substrate to be electrolessly plated
EP0291786B1 (en) Removal of residual catalyst from a dielectric substrate
JPH01225390A (ja) 電気伝導性板の製造法
EP0098472B1 (en) Method for decreasing plated metal defects by treating a metallic surface
EP0163089B1 (en) Process for activating a substrate for electroless deposition of a conductive metal
US4786528A (en) Process for treating reinforced polymer composite
JPS63168077A (ja) プリント配線板の製造法
EP0139233B1 (en) Method for conditioning a surface of a dielectric substrate for electroless plating
JPS63161173A (ja) 無電解めっき浴からめっきするための誘電体基板を条件付ける方法
JPS60241291A (ja) 印刷配線板の製造方法