JPS63161173A - 無電解めっき浴からめっきするための誘電体基板を条件付ける方法 - Google Patents

無電解めっき浴からめっきするための誘電体基板を条件付ける方法

Info

Publication number
JPS63161173A
JPS63161173A JP62282292A JP28229287A JPS63161173A JP S63161173 A JPS63161173 A JP S63161173A JP 62282292 A JP62282292 A JP 62282292A JP 28229287 A JP28229287 A JP 28229287A JP S63161173 A JPS63161173 A JP S63161173A
Authority
JP
Japan
Prior art keywords
substrate
plating
plating bath
metal
dielectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62282292A
Other languages
English (en)
Inventor
パーミンダー・シング・ビンドラ
ドナルド・フランシス・カナペリ
アレン・フイリップ・デヴィッド
デヴィッド・ノエル・ライト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS63161173A publication Critical patent/JPS63161173A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/1851Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886Multistep pretreatment
    • C23C18/1893Multistep pretreatment with use of organic or inorganic compounds other than metals, first

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A 産業上の利用分野 本発明は誘電体材料の条件付け(conditioni
ng)、具体的には誘電体基板を処理してその後無電解
めっき槽から金属をめっきするように基板を準備する方
法に関する。条件付けは基板の開孔もしくは表面(ある
いはその両方)になされる。
本発明はプリント回路カード及びボードの製造に特にそ
の応用がある。
B 従来技術 プリント・カード及びボードの製造においては、誘電体
シート材料を基板として使用する。そして、導電性の回
路パターンが基板の主表面の一方もしくは両方上に与え
られる。
導電性パターンは種々の一般に知られた技術を使用して
基板の表面上に形成される。これ等の一般に知られた技
術として銅の層をエツチングして所望の回路パターンを
形成するサブトラクテイプ技術、基板の表面上に銅を直
接所望のパターンに無電解めっきするEDB(無電解直
接ポンド)、所望の回路パターンを剥離した銅の薄層か
ら徐々にめっきする剥離技術がある。
さらに、層の間の接続はめつきされた貫通孔によって形
成される。このような開孔をめっきする時は銅は誘電体
の基板上(開孔即ち貫通孔の壁)上に直接めっきしなけ
ればならない。さらにEDB技術を使用する時は、基板
の表面上に直接めっきしなければならない。
誘電体の基板は非導電体であるから、基板上(開孔の壁
もしくは基板の表面上)にめっきするためには、金属を
基板上に付着する前に基板を触媒化して無電解技術によ
ってめっきしやすくしなければならない。
基板を触媒化するのに最も広く使用する手順は溶液を増
感するための塩化錫の使用及び基板上に金属のパラジウ
ム粒子の層を形成するための塩化パラジウムの使用であ
る。
たとえば誘電体基板を触媒化する1つの方法は米国特許
第3011920号に例示されている。
この特許は先ず誘電体基板をコロイド状金属の溶液で処
理して基板を増感し、選択性のある溶剤で処理を促進し
て増感した誘電体基板から保護性のコロイドを除去し、
次に増感した基板上に金属被覆を無電解付着する段階を
含む。例としては銅塩及び還元剤の溶液から銅をめっき
する方法を含んでいる。
又米国特許第3009608号に開示された方法によれ
ば、誘電体基板は半コロイド状溶液から誘電体基板上に
パラジウム金属のようなコンダクテイベータ(cond
uctivator)型の金属粒子の薄膜全付着してコ
ンダクテイベートされたベース上に導電性金属の電気め
っきを可能とする導電性のペースを与えることによって
予じめ処理される。
米国特許第4066809号は誘電体材料を表面を塩化
錫の増感水溶液に接触させ、続いて誘電体材料の表面に
塩化パラジウム活性剤である水溶液を接触させ、次に誘
電体材料の表面を水溶性の塩化パラジウム/塩化錫/塩
化水素酸シード浴と接触させることを含むいわゆる3シ
ーデング技術の使用を開始している。
理解されるように、その後無電解金属めっき浴からめっ
きをするために、誘電性基板を増感もしくは条件付ける
ための従来の方法はだいたいにおいて好適であるけれど
も、これ等は多段階工程(たとえば、基板を増感し、パ
ラジウム化合物等と反応させることによって錫化合物の
ような増感材料を活性化すること)′fr必要とするの
が難点である。
さらに、従来技法は適切な結果を与える金属の特定の組
合せがいくらか限られている。従来の技法は又金属材料
が所望の基板に成功裡に適用できる実際の形式が制限さ
れている。
C発明が解決しようとする問題点 本発明の目的は無電解金属めっきのための誘電性基板を
条件付けるために従来方法に使用されていた活性化段階
を除去することにある。
本発明の他の目的は誘電体基板を条件付ける段階を簡単
化し、基板の上に無電解金属のめつき浴から金属を付着
させることにある。
D 問題点を解決するための手段 本発明の方法はその後にめっきすべき基板の表面上に半
導体材料を与えることによって無電解金属めっき浴から
めつきするための誘電体基板を条件付けることに関する
。n型材料の場合に使用する半導体材料は価電子バンド
が使用する無電解めっき浴中の金属イオンのレドックス
(酸化還元)電位に少なくとも等しいか、好ましくは高
いエネルギ・バンドを示さなくてはならず、p型材料の
場合には、価電子バンドが浴中の金属イオンのレドック
ス電位に少なくとも等しいか、好ましくは低いエネルギ
ーバンドを示して、その後基板上に金属の付着物を与え
るものでなければならない。
E 実施例 本発明の方法は広範囲の誘電体(非導体)基板の処理も
しくは条件付けに適用可能である。熱可塑性、熱硬化樹
脂及びガラスを含む誘電体基板が本発明に従って処理で
きる。
代表的な熱硬化重合体材料はエポキシ、フェノールをペ
ースとする材料、ポリアミド及びポリイミドを含む。
誘電体材料はガラス充填エポキシもしくはフェノールを
ベースとする材料のような充填材もしくは補強材(もし
くはその両者)を含む重合体の成形された物質でよい。
いくつかの適切な熱可塑性材料の例としてポリプロピレ
ンのようなポリオレフィン、ポリスルホン、ポリカーボ
ーネート、ニトリルごむ及びABS重合体がある。
プリント回路カード及びボードを製造するために使用さ
れる最も代表的な重合体はエポキシ樹脂である。代表的
なエポキシ樹脂はビスフェノールAとエピクロルヒドリ
ンから得られるビスフェノールA型樹脂、フェノールの
よ・うなフェノール材料及びホルムアルデヒドのような
アルデヒドから形成されるノボラック樹脂とエピクロル
ヒドリンとのエポキシ化によって得られる樹脂材料、テ
トラグリシジルジアミノジフェニル拳メタンのような多
官能性エポキシ樹脂、ビス(3,4−エポキシ−6−メ
チル−シクロヘキサメチル)アジペートのようなアリシ
ル・エポキシ樹脂である。使用に最も有用なエポキシ樹
脂はビスフェノールA型樹脂である。
この分野で良く知られているように樹脂性のエポキシ複
合体は促進剤及び硬化剤を含む。適切な硬化剤の例はポ
リアミン、第1アミン、第2アミン及び第6アミン、ポ
リアミド、ポリスルホン、尿素−フェノールーホオルム
アルデヒド及び酸もしくはその無水化物である。さらに
適切な硬化剤にはBF3及びその錯化物のようなルイス
酸触媒を含む。
誘導体基板は通常充填材もしくはガラス・ファイバのよ
うな補強ファイバを含む。このようなファイバを含む複
合体はファイバにエポキシ複合体を食浸させることによ
って通常作成される。ファイバと組合される時のエポキ
シ組織の量は通常約30%乃至約70重量%であシ、よ
シ通常の場合には、エポキシ組織とファイバの固体全体
の約55%乃至約65%である。
補強ファイバと組合せた時に、複合体はB段階迄硬化さ
れ、シートのような所望の形状にモールドされる。シー
トを使用する時の、厚さは通常的3、81 X 10 
  cm乃至約20.52X10 ’cmであり、よシ
通常の場合には5.08x10−3em乃至約7.62
XIO−3cmである。B段階迄の硬化は一般に約80
℃乃至約110℃の温度を使用し、約3分乃至約10分
かけて達成される。
次に基板は一般に行われているように他の支持基板上に
積層することができる。たとえば、基板の結合は基板を
なす多数のシートを予定の圧力及び温度、たとえば約1
4.6 kg/am2乃至約35.15kg/cm2及
びより通常の場合には17.6 kg/cm2乃至21
.1 kg/am2並びに約180℃で、予備加熱積層
プレスによって互に圧縮することによって遂行できる。
圧縮動作の時間は使用する特定の材料及び加える圧力に
依存して変化する。上述の条件では約1時間が適切であ
る。
本明細書で使用する用語「表面」は貫通孔の内部の表面
及び基板の主表面をさす。たとえば、本発明は回路が剥
離銅の薄層上にアディティブにめっきされるかサブトラ
クチプ方法によって付着される場合のめつきされた貫通
孔を条件付けるのに使用される。又本発明はEDB’i
使用する場合の溶液中で条件付けるのに使用される。こ
の場合には、回路は基板の開孔中及び表面上及び所望の
領域にアデテイプにめっきされる。
誘電体基板を処理するための本発明の方法の開始の前に
、基板中の必要な□貫通孔が誘電体中に形成され、貫通
孔が適切にクリーニングされ、予じめ条件付けられる。
たとえば、予備条件付けには犠牲的なフォイル技術、す
/ドもしくは蒸気プラストのような物理的手段、あるい
は溶剤膨油のような化学的手段によって活性化位置を形
成する工程がある。代表的な溶剤はNメチル・ピロリド
ンである。基板はスルフオフロム酸組成物で予じめ処理
できる。
本発明に従って、後に無電解金属めっき浴からめつきさ
れる基板の表面には半導体材料が与えられる。本発明の
実施にとっては使用される半導体材料がn型材料である
時は、価電子バンドは基板の表面上にめっきされる無電
解金属めっき浴の金属イオンのレドックス電位に少なく
とも等しいか好ましくは高いエネルギ・バンドを示すこ
とが必要である。使用される半導体材料がp型材料であ
る時は、本発明の実施にとっては価電子バンドは基板の
表面にめっきされるべき無電解金属めっき浴の金属イオ
ンのレドックス電位に少なくとも及び好ましくは低いエ
ネルギ・バンドを示すことが必要である。
第1〜3図を参照するに、本発明に関連する機構と考え
られているものが示されている。たとえば、n型及びp
型半導体並びに接触前の電解質のエネルギ準位図が第1
図に示されている。ここでエネルギ準位はボルト単位で
参照電極に対比して示されている。
第1図で、EFは半導体のフェルミ準位、Ecb及び”
vbは夫々導電バント及び価電子バンド、Ebgは半導
体のバンド・ギャップ、及びMz+/M及びN2+/N
は電解質中2種の金属イオン/金属系のレドックス電位
である。
電解質中のレドックス電位は金属もし、くけ半導体中の
フェルミ準位と等価であると理解することができる。n
型半導体がM Z + / Mレドックス系を含む電解
質中に浸漬されると、適切な電荷移動にによって2つの
フェルミ準位の平衡が存在する。
平衡時の境界のエネルギー図が第2図に示されている。
熱力学的平衡は金属イオンから半導体の価電子バンドへ
の自発的ホールの注入によって達成される。これは無電
流付着であるから、付着にはカウンタ・アノード反応が
必要である。しかしながら、半導体のアート分解の標準
電位E9がレドックス電位E   よりも負であるなら
ば、アーedox ド反応は半導体の分解を含む。
p型半導体がNz+/Nレドックス系を含む電解質中に
浸漬される時の境界のエネルギ図を第3図に示す。この
状態で、金属付着は少数キャリア(e−)の溶液中の金
属イオンへの境界移送を介して生ずる。半導体アノード
分解電位E0がEd     redox よシも負である時には、アート反応は半導体の分解を生
ずる。
半導体の例はドープド・シリコン、ドープド多結晶シリ
コン、ドープド・ゲルマニウム、砒化ガリウム及びイリ
ジウム・アンチモナイドのようなドープド第■−■族金
属間化合物ドープド第n−■族金属化合物及び2酸化チ
タンを含む。シリコンのためのP型ドーパントはアルミ
ニウム、ガリウム及びインジウムを含む。シリコンのた
めのN型ドーパントはリン及び砒素もしくはアンチモン
を含む。インジウムΦアンチモナイドに使用する一部の
n型不純物の例はリチウム、錫、シリコン、セレニウム
及びテルリウムである。インジウム・アンチモナイドの
ための一部のp型不純物の例は亜鉛、カドミウム、マグ
ネシウム、マンガン及び水銀である。砒化ガリウムのた
めのN型不純物及びp型温加物の例は亜鉛である。ゲル
マニウムのためのN型不純物は砒素及びアンチモンであ
る。
ゲルマニウムのためのP型ドーパントは亜鉛及びカドミ
ウムである。
半導体は基板の表面を半導体粒子のスラリで被覆する基
板を半導体材料をターゲットとしてスパッタ被覆するも
しくは他の一般に知られている方法のような多くの技術
の任意のものによってめつきすべき基板の表面上に与え
られる。さらに、望むなら、例えば積層段階の間に半導
体粒子が基板に含まれ、そのとき貫通孔が形成されるよ
うに、基板自体を半導体材料で形成し、それにドープし
た層を形成してもよい。被覆の方法はこの分野で一般に
知られているので、その詳細な説明は必要ないであろう
粒子の寸法は通常約21ミクロン以下であり、好ましく
は約0.5−2ミクロンである。
基板上にめっきされる半導体材料及び金属の−部の適切
な例には半導体材料としてシリコンもしくは多結晶シリ
コン、金属としてパラジウム、錫、及び銅、半導体材料
としてガリウム・アーセナイド、その上にめっきされる
金属として銀及びパラジウムが含まれる。
基板上にめっきさるべき任意の特定の金属のために使用
されるべき半導体材料の特定の組合せは本発明に従い、
あまり困難な実験を行うことなくこの分野の専門家によ
って決定できよう。
本発明に従い、所望の半導体材料を基板に与えた後に、
所望の金属が無電解めっき浴から処理した表面上にめっ
きされる。次に金属が所望の厚さに被覆される。集積回
路ボード及びカードを形成するための代表的な金属はニ
ッケル及び銅を含む。
代表的な銅の無電解めっき浴は米国特許第348879
9号及び第4152467号に開示されている。
銅の無電解めっき浴は一般に第2銅イオン源、還元剤、
第2銅イオン源のための錯化剤及びpH調節剤を含む水
溶性の組成である。めっき浴は好ましくけシアン化物イ
オン源及び表面活性剤を含む。
第2銅イオ/源は一般に硫酸第2銅もしくは使用される
錯化剤の第2銅塩を使用する。硫酸第2銅塩を使用する
時は、約3乃至約i5g/l−最も代表的には約8乃至
約12g/lの量を使用する。使用する最も普通の還元
剤はホルムアルデヒドであり、その量は約0.7乃至約
7g/lで、最も好ましくは約0.7乃至約2.2g/
lである。他の還元剤の例はパラホルムアルデヒド、ト
リオキサン、ジメチルヒダントイン、グリオキサルのよ
うなホルムアルデヒド前駆物質もしくは誘導体、ホウ水
酸化アルカリ金属(ホウ水酸化ナトリウム及びホウ水酸
化カリウム)のようなホウ水酸化物及びトリメトキシ・
ホウ水酸化ナトリウムのような置換体、アミン・ボラン
(イングロビルアミン・ボラン及びモルホリン・ボラン
)のようなボランを含む。
ハイポホスファイト還元剤も又無電解ニッケル及び銅め
つきに使用できる。
適切な錯化剤の例としてロッシェル塩、エチレンジアミ
ンテトラ酢酸、エチレンジアミン・テトラ酢酸のナトリ
ウム塩(モノ、ジ、トリ及びテトラ・ナトリウム塩)、
ニトリロ酢酸及びそのアルカリ塩、グルコン酸、グルコ
ネート、トリエタノール・アミン、グルコノ−(ガンマ
)−ラクトン、変性エチレンジアミン・トリアセテート
があシ、その量は溶液中に存在する第2銅イオンの量に
依存し、一般に約20乃至50g/lもしくは約3−4
倍のモル量で使用される。
めっき浴は又被覆される表面を湿潤させる助けをする表
面活性剤を含むことができる。満足すべて表面活性剤は
商標表示Gafac RE−610の下に販売されてい
る有機ホスフェート・エステルである。一般に表面活性
剤は約0.02乃至約0.5g/lの量存在する。
さらに浴中のpHは又一般にたとえば水酸化ナトリウム
もしくは水酸化カリウムのような塩基性化合物を所望量
加えて、所望のpHを達成することによって制御される
。無電解めっき浴の通常のpHは約11.6及び約11
.8の間にある。
又浴は約10乃至約25ミ’)g/lのシアニド・イオ
ンを含み、浴中に0.0.002乃至0.0004モル
の範囲内のシアニド・イオン濃度を与えることができる
。本発明に従って使用されるシアニドの例はアルカリ金
属、アルカリ士金属及びアンモニア・シアニドである。
さらにめっき浴にはこの分野で知られている他の少数添
加物を含めることができる。
使用されるめっき浴は一般に1.060乃至1.080
の範囲内の比重を有する。さらに浴の温度は通常的70
℃及び約80℃間に、最も通常の場合は約70℃及び約
75℃間である。
さらに、もし望まれる場合には銅めっきは米国特許第4
448804号及び第4525390号に開示されたよ
うな2重めつき浴技術を使用しても遂行できる。
〔実施例1〕 エポキシ・ガラス・ファイバのプレプレグがメタノール
中で約25ミクロンの平均粒子寸法を有する粒子状シリ
コンのメタノール懸濁液へ浸漬することによって被覆さ
れた。粒子状のn型シリコンは粉砕したn型シリコンの
単結晶ウェハをポール・シリングすることによって得ら
れた。メタノールの懸濁液はメタノールを粒子状n型シ
リコンに加えて粒子状のn型シリコンを約2乃至4gを
含む稠密な懸濁液を与えることによって得られた。
プレプレグを除去した後、ボードを乾燥するとプレプレ
グの表面上にn型シリコン粒子の層が残された。次に基
板を約45分間鋼の無電解めっきアディティブ浴中に浸
漬した。無電解めっき浴は約10g/lのCuSO4・
5H20,35g/lの無水エチレンジアミン・テトラ
酢酸、約o、2sg#のGafac  RE−610s
約14mg/lのシアン化ナトリウム及び約2mJ/l
の37%ホルムアルデヒド水溶液を含む。めっき浴の比
重は約1.07、pHはNaOHの添加によ#)11.
7にされた。浴の温度は約73℃±5℃であシ浴の酸素
の含有量は約2゜5乃至約3.5ppmに保持された。
酸素の浴への気体の流速は約12SCFMである。
基板はめつき浴から除去され乾燥された。基板上の銅の
存在は明らかに裸眼で明瞭に見ることができ、その上の
銅のめっきが確認された。
〔実施例2〕 無電解銅めっき浴と接触する前に、基板を約1乃至3%
OHFを含むパラジウム・イオン溶液に浸漬して、銅め
っき浴中でめっきした点を除き、実施例1を繰返した。
パラジウムの粒子の寸法は約1500乃至約200OA
である。得られた結果はパラジウムの存在の助けによ・
つて基板上に銅被覆を与えるのに要する時間が実施例1
の場合の約旬に減少したことを除き、実施例1の場合と
同じであった。
〔実施例3〕 メタノール溶液に代ってスパッタリングすることによっ
てエポキシ・ガラス拳ファイバのプレプレグ上にシリコ
ンを被覆させたことを除き、実施例1を繰返した。シリ
コンはアルゴン気体中で基板の幾何学領域当り約13O
A/分の割合いで、エポキシ・ガラス・ファイバのプレ
プレグ上にスパッタされた。付着されるシリコンの量は
約450乃至1000λである。得られた結果は実施例
1と同じである。
〔実施例4〕 シリコンを約150A/分の割合いでアルゴンの気体中
でスパッタすることによってエポキシ・ガラス・ファイ
バのプレプレグ上に与えることを除き実施例2を繰返し
た。得られた結果は実施例1と同じである。
F 発明の効果 本発明に従い、従来使用されていた無電解金属めっきの
ための誘電性基板を条件付ける活性化段階が除去される
【図面の簡単な説明】
第1図、第2図及び第3図は半導体のエネルギ準位及び
電解質のレドックス電位の関係を示すエネルギ図である
。 工冬ル4”図 箪1図

Claims (1)

  1. 【特許請求の範囲】 無電解金属めつき浴からめつきするための誘電体基板を
    条件付ける方法であつて、 めつきすべき基板の表面に前もつて半導体材料を与える
    段階を有し、 上記半導体材料はn型またはp型材料であつて、n型材
    料である時は、価電子バンドが上記誘電体基板上にその
    後金属としてめつきさるべき上記無電解金属めつき浴中
    のレドツクス電位に少なくとも等しいか高いエネルギ・
    バンドを示し、p型材料である時は価電子バンドが少な
    くとも等しいか低いエネルギ・バンドを示すことを特徴
    とする、無電解金属めつき浴からめつきするための誘電
    体基板を条件付ける方法。
JP62282292A 1986-12-15 1987-11-10 無電解めっき浴からめっきするための誘電体基板を条件付ける方法 Pending JPS63161173A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US941467 1986-12-15
US06/941,467 US4910049A (en) 1986-12-15 1986-12-15 Conditioning a dielectric substrate for plating thereon

Publications (1)

Publication Number Publication Date
JPS63161173A true JPS63161173A (ja) 1988-07-04

Family

ID=25476520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62282292A Pending JPS63161173A (ja) 1986-12-15 1987-11-10 無電解めっき浴からめっきするための誘電体基板を条件付ける方法

Country Status (3)

Country Link
US (1) US4910049A (ja)
EP (1) EP0271837A3 (ja)
JP (1) JPS63161173A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05148657A (ja) * 1991-10-04 1993-06-15 Toyota Central Res & Dev Lab Inc 光利用めつき液およびめつき方法
US5462897A (en) * 1993-02-01 1995-10-31 International Business Machines Corporation Method for forming a thin film layer
GB201805131D0 (en) * 2018-03-29 2018-05-16 Imperial Innovations Ltd Metal fabrics and membranes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5794563A (en) * 1980-12-02 1982-06-12 Seiko Epson Corp Electroless plating method

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3009608A (en) * 1959-07-03 1961-11-21 M K W Corp Measuring dispenser
DE1521152A1 (de) * 1965-07-16 1969-04-24 Basf Ag Metallisierung von Kunststoffoberflaechen
SE308784B (ja) * 1966-06-10 1969-02-24 Arenco Ab
US3632436A (en) * 1969-07-11 1972-01-04 Rca Corp Contact system for semiconductor devices
US4037014A (en) * 1975-10-21 1977-07-19 Rca Corporation Semiconductor absorber for photothermal converter
US4162337A (en) * 1977-11-14 1979-07-24 Bell Telephone Laboratories, Incorporated Process for fabricating III-V semiconducting devices with electroless gold plating
DE2854385C2 (de) * 1978-12-16 1982-04-15 Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt Gedruckte Schaltung
US4321283A (en) * 1979-10-26 1982-03-23 Mobil Tyco Solar Energy Corporation Nickel plating method
US4297393A (en) * 1980-02-28 1981-10-27 Rca Corporation Method of applying thin metal deposits to a substrate
US4259409A (en) * 1980-03-06 1981-03-31 Ses, Incorporated Electroless plating process for glass or ceramic bodies and product
US4404237A (en) * 1980-12-29 1983-09-13 General Electric Company Fabrication of electrical conductor by replacement of metallic powder in polymer with more noble metal
JPS57114328A (en) * 1980-12-29 1982-07-16 Fanuc Ltd Method for measuring deflection of wire electrode
JPS57114672A (en) * 1980-12-29 1982-07-16 Seiko Epson Corp Electroless plated body
US4359485A (en) * 1981-05-01 1982-11-16 Bell Telephone Laboratories, Incorporated Radiation induced deposition of metal on semiconductor surfaces
US4396485A (en) * 1981-05-04 1983-08-02 Diamond Shamrock Corporation Film photoelectrodes
NL8102620A (nl) * 1981-05-29 1982-12-16 Philips Nv Werkwijze voor de vervaardiging van gedrukte bedrading en aldus verkregen produkten.
US4486813A (en) * 1981-07-06 1984-12-04 Sprague Electric Company Ceramic capacitor with nickel terminations
US4425378A (en) * 1981-07-06 1984-01-10 Sprague Electric Company Electroless nickel plating activator composition a method for using and a ceramic capacitor made therewith
US4401840A (en) * 1981-07-22 1983-08-30 Photowatt International, Inc. Semicrystalline solar cell
US4582564A (en) * 1982-01-04 1986-04-15 At&T Technologies, Inc. Method of providing an adherent metal coating on an epoxy surface
US4644638A (en) * 1983-08-01 1987-02-24 Union Oil Company Of California Photovoltaic device prepared by electroless deposition
US4448804A (en) * 1983-10-11 1984-05-15 International Business Machines Corporation Method for selective electroless plating of copper onto a non-conductive substrate surface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5794563A (en) * 1980-12-02 1982-06-12 Seiko Epson Corp Electroless plating method

Also Published As

Publication number Publication date
EP0271837A3 (en) 1989-07-26
US4910049A (en) 1990-03-20
EP0271837A2 (en) 1988-06-22

Similar Documents

Publication Publication Date Title
US6630743B2 (en) Copper plated PTH barrels and methods for fabricating
CA1332885C (en) Conditioning a non-conductive substrate for subsequent selective deposition of a metal thereon
CA1191745A (en) Conditioning of a substrate for electroless direct bond plating in holes and on surfaces of a substrate
EP0053279B1 (en) Method of preparing a printed circuit
US5509557A (en) Depositing a conductive metal onto a substrate
US4704791A (en) Process for providing a landless through-hole connection
US6265075B1 (en) Circuitized semiconductor structure and method for producing such
US4956197A (en) Plasma conditioning of a substrate for electroless plating
US4904506A (en) Copper deposition from electroless plating bath
EP0268821B1 (en) Method for conditioning of a substrate to be electrolessly plated
EP0163089B1 (en) Process for activating a substrate for electroless deposition of a conductive metal
EP0291786B1 (en) Removal of residual catalyst from a dielectric substrate
JPS63161173A (ja) 無電解めっき浴からめっきするための誘電体基板を条件付ける方法
US4786528A (en) Process for treating reinforced polymer composite
JPH0156143B2 (ja)
US4748056A (en) Process and composition for sensitizing articles for metallization
EP0139233B1 (en) Method for conditioning a surface of a dielectric substrate for electroless plating
US4662944A (en) Process and composition for sensitizing articles for metallization
JPS60218477A (ja) 無電解付着のための触媒化処理法
EP0228664B1 (en) Copper deposition from electroless plating bath