JPS62203340A - フオトリソグラフイの精度測定パタ−ン - Google Patents

フオトリソグラフイの精度測定パタ−ン

Info

Publication number
JPS62203340A
JPS62203340A JP61045298A JP4529886A JPS62203340A JP S62203340 A JPS62203340 A JP S62203340A JP 61045298 A JP61045298 A JP 61045298A JP 4529886 A JP4529886 A JP 4529886A JP S62203340 A JPS62203340 A JP S62203340A
Authority
JP
Japan
Prior art keywords
strip
wiring
contact hole
shaped impurity
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61045298A
Other languages
English (en)
Inventor
Hitoshi Tsubone
坪根 衡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP61045298A priority Critical patent/JPS62203340A/ja
Publication of JPS62203340A publication Critical patent/JPS62203340A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造工程におけるフォトリソグ
ラフィプロセスでのマスク合せの精度、あるいはサイド
エッチの量を電気的ビ測定するフォトリソグラフィの精
度測定ノぞターンに関するものである。
〔従来の技術〕
半導体集積回路は、周知のように何枚ものマスクパター
ンをフォトリソグラフィにより重ね合せ、写真蝕刻処理
することにより製造される。この何枚ものマスクパター
ンft精度良く位置合せし、更ll′i:精度良くエツ
チングすることは、高性能の集積回路を高歩留りで得る
為に必要不可欠の作業となっている。ところで、この位
置合せ精度やエツチング精度はフォトリンゲラフィブロ
セスに用いるマスクアライナ−、ガラスマスク、及びエ
ツチング装置等の装置能力や設定作業条件により決定さ
れる。そこで半導体集積回路の製造においては、各装置
に脅せた適切な作業条件を設定すること、またこれらの
装置能力に合せた最適回路パターンを設計することが必
要な事項となっている。
以下、第5図に基き従来の測定パターンを説明する。同
図において、21は予め基板に形成された第1のパター
ンであり、22は次のフォトリソグラフィで焼き付けら
れたレジストパターン、また22aはレジストパターン
22をマスクとじてエツチングにより形成された84!
2のパターンヲ示している。ここにおいて、同図(a)
はマスク合せ精度が良く、合せずれが零の理想状態の場
合を、また同図色)は水平方向(図中、矢印の方向)へ
のマスクずれ及びサイドエッチの生じた場合を夫々示し
たものである。
従来はこのようなパターンを用いて、同図(b)にを計
算することによりマスク合せのずれの量を、また同図(
a)でのレジスト寸法WRと同図(b)での寸法よりサ
イドエツチングの量請求めていた。
〔発明が解決しようとする問題点〕
しかしながら、上述した従来の測定パターンでは、マス
ク合せ精度の測定やサイドエッチ量の測定は顕微鏡によ
る目視検査を行わなければならず、時間がかかるという
問題があった。
従って、本発明は上述した問題を解消し、電気的測定に
よシ時間をかけずに効率良く、しかも高精度の測定がで
きるフォトリソグラフィの精度測定パターンを提供する
ことを目的とする。
〔問題点を解決するための手段〕
本発明に係るフォトリソグラフィの精度測定ノ々ターン
は、半導体基板上に形成された複数列の短冊状不純物領
域(短冊パターン)と、この短冊パターンを覆う絶縁層
にてこの短冊パターンの一端の基準位置及び他端でこの
基準位置から短冊パターン毎に距離が変わる位置に夫々
開口された第1及び第2のコンタクトホールと、上記第
1のコンタクトホールとは上記短冊パターン毎に接続す
るように形成された第1の配線と、上記第2のコンタク
トホールの少なくとも1つと接続されると共に上記短冊
パターンと直角方向に形成された第2の配線とを1組以
上具備するものである。
〔作 用〕 この発明によれば、フォトリソグラフィのji’i W
測定パターンを以上のように構成したので、第2のコン
タクトホールと第2の配線がコンタクトする位置の短冊
パターンにおいて、第1及び第2の配線間では導通やそ
のコンタクト状況に応じた抵抗値が得られ、また第2の
コンタクトホールと第2の配線との間のコンタクトがな
い位置の短冊バターンにおいては、第1及び@2の配線
間は非導通となる。従って、短冊パターン毎の導通、非
導通、あるいは抵抗値変化を追う事によってマスク合せ
精度やサイドエッチ量を電気的に検知できる。
〔実施例〕
以下、第1図ないし第4図に基いて、本発明の各実施例
を詳細に説明する。第1図は第1の実施例の平面図であ
る。同図において、P型の半導体基板11を酸化し、次
にフォトリソグラフィによりパターニングを施してjカ
定間隔を有する複数列の短冊状の開口部(図示せず)を
形成する。次いで、各開口部にN型拡散を行9ことによ
り複数列の短冊状不純物領域< N+a、短冊、uター
ン〕12を形成する。その後、各短冊パターンとの接続
を図る為に両端近傍に第1のコンタクトホール13、及
び第2のコンタクトホール14を夫々形成する。
勿論、短冊パターン12の第1及び第2のコンタクトホ
ール13,14以外の表面は絶縁層(図示せず)で覆わ
れている。
ここにおいて、第1のコンタクトホール13は各短冊パ
ターン12の一端近傍の基準位置に配置され、一方第2
のコンタクトホール14は他端近傍にて第1のコンタク
トホール12からの距離が0.5μmずつ変化するよう
に配置されている。
以下、各短冊ツクターン12に列記号を付し、マスク合
せ精度の測定について説明する。中央に位置する短冊ノ
々ターンを鳩、この短冊パターン霜から第1図の右の方
へ遠くなる短冊パターンをMl。
盾、・・・Ml 、・・・とじ、左方向へ遠くなる短冊
パターンをM−1、M−2、・・・とする。中央の短冊
パターンM。
における第1及び第2のコンタクトホール13゜14間
の距離LovC対し、短冊パターンhからMn方向へ行
くに従って第2のコンタクトホール14は第1のコンタ
クトホール13に対して0.5μmずつ距離が離れ、逆
に短冊パターンM−i 、 M−2・・・方向へ行くに
従って第2のコンタクトホール14は第1のコンタクト
ホール13(で対し0.5μmずつ近づいて配置されて
いる。この場合、各第1のコンタクトホール13は各短
冊パターン12の長さ方向と直交する同一直線上に配置
され、位置ずれかないものとする。
各短冊パターン12の第1のコンタクトホール13は、
各短冊毎に接続されるようにM等の金属層から成る第1
の配線15で覆われている。この第1の配線15は、第
1のコンタクトホール13に位置ずれがあってもこれを
十分カバーするように形成されている。また、第2のコ
ンタクトホール14の少なくとも1つと接続されるM等
の金属層から成る第2の配線16は、各短冊パターン1
2の長さ方向に対し直角方向に形成される。ここで配線
幅は短冊パターン12の幅と+at−程度で良い。
なおこの場合、配線パターンの合せずれが零のトキ短冊
パターン焉の第2のコンタクトホール14とオンライン
となるようIc第2の配線16をパターニングして配置
する。
上記構成のパターンを用いて電気的測定を行う。
即ち、各短冊パターン12毎に第1及び第2の配線15
.16を端子として抵抗値を測定すると、マスク合せの
ずれが零の時、短冊パターン−ての抵抗値は第1のコン
タクトホール13と第1の配線15とのコンタクト部の
端から第2のコンタクトホール14と第2の配線16と
のコンタクト部の端の距離り。で決定される値を示す。
また第1及び第2のコンタクトホール13,14間の距
離力0.5μmずつ短くなっている短冊パター7 M−
1、M−2・・・にオイては、例えば短冊パターンM−
2でハコンタクトホール間の距離には依らず第2の配線
16までの距離で抵抗値が決まり、結果として短冊パタ
ーンにの抵抗値と一致する。更に短冊パターンに、隔、
・・・+ Mn +・・・においては、コンタクトホー
ル間の距離が0.5μmずつ長くなる分だけ抵抗値が高
くなる。
これをプロットしたものを第2図に実線で示す。
また第1図において、コンタクトノミターンに対して配
線パターンの合せずれがY軸圧方向1c1μmずれると
、各短冊バl−ン12位置に対する抵抗値変化は第2図
の点線で示す如くとなる。従って、第2図における変化
点■や■を知ることによりマスク合せのずれ址ヲ知るこ
とができる。
次に第3図を基に、第2の実施例を説明する。
同図において、・・・、 M−2、M−1、MO,Ml
、隅、・・・は短冊パターン12の列記号を示す。また
、第1図との相当個所には同一符号ヲ付しである。そし
てこの実施例では、瀉2の配線16が中央部の短冊パタ
ーン焉の第2のコンタクトホール14の内方エッヂとオ
ンラインで接する構成とされている。更に第1及び第2
のコンタクトホール13,14rtlの距離は、短冊パ
ターンM−2、M−1+ Mo r Mi + Ms 
・”方向へ行くに従って0.1μmのピッチで長くなる
ように構成されている。
以下、マスク合せのずれ槍の測定方法について説明する
。本実施例では各短冊パターン12において、第1及び
第2の配線13.14間の導通(信号H)、非導通(信
号L)1に検出することによシ、ノミターンのずれ址を
測定するものでらる。
例えば、同図(a)に示す様にパターンの会せずれが零
の時、短冊パターン・・・、 M−2、M−1では信号
” H”が検出され、短冊パターンMo 、 Ml、 
M2.・・・では信号“L#が検出されるので、信号の
変化は短冊パターンRL1と鳩との間となる。しかしな
がら、同図色)の実線で示すように配線パターンにずれ
が発生すると、短冊パターン・・・M−2,M−1で信
号は”H”、またMl、 M2+・・・では”L”と検
出され、信号の変化は短冊パターン鵬とM、となシ1吉
号の変化位置は短冊パターン121個分石へ移動する。
従ってパターンのずれは%Y軸正正方向0.1μmと測
定される。
このように本実施例では、マスク合せ、哨度を上述した
@1の実施例のように抵抗値変化のアナログ信号に代っ
て、“H″、“L”のディジタル信号に基いて測定する
ものである。この為、信号処理が容易となると共に第1
及び第2の配線15.16にはM等の金属に比べ抵抗値
が大きいポリシリコン等の全ての配線材料の適用が可能
となるので、多層配線の半導体装置の全ての配線工程に
おけるマスクずれ全検出し測定することができる。
更に第4図に基き、第3の実施例を説明する。
本実施例では、複数列の短冊パターン12を中心線17
に対しミラー対称となるように上下2枚に配置する構成
としている。同図において、・・・M−2゜M−1、M
i3 、 Ml、 M2 、−及び”’ N−2r N
−1+ No + Nl r N2・・・は上段及び下
段の各短冊パターン12の列記号であり、短冊パターン
Miには短冊パターンNiが対応している。また第1図
との相当個所には同一符号を付しである。
そして中心線7側の第2のコンタクトホール14は、基
準位置に配される第1のコンタクトホール13からの距
離が0.1μmピッチで変化するように配置されている
。同図にてコンタクトホール間の距離は、短冊パターン
M”1 + MO+ Mt + K・・・方向へ行くに
従って0.1μmピッチで短くなっている。また、上下
にて中心線17側の第2の配線16は、上下の中央部に
位置する短冊パターンMo 、 Noの第2のコンタク
トホール14の各外方ニップとオンラインで接するよう
配置されている。
以下、このパターンを用いたフォトリソグラフィの精度
測定方法について述べる。同図〔a)は、マスク合せず
れ量及びサイドエッチ量が零の時のパターン配置を示し
ている。このパターンにおいて、上段の第1及び第2の
配線15.16間の導通をN−oo側の短冊パターンか
らチェックして行くと、M−1までは導通が得られ検出
信号′″H#が出力され、論からは非導通となり信号″
″L’が出力されるので、検出信号の変化は鳩で生ずる
。下段の場合もIn2様にして、Noから非導通となり
この点で検出信号が変化する。以上が理想的な状態であ
る。
次にY軸止方向に0.2μmの合せずれがあシ、仮にサ
イドエッチ量が零とすると第1及び第2の配線15.1
6は同図(b)の破線で示す位置に形成される。この場
合、検出信号が′H″から”L”に変わる点は上段では
論から鳩へと右方向に2つ移動し、下段ではNoからN
−、へと2つ移動する。更に0.1μmのサイドエッチ
量が生ずると、配線パターンは同図色)の実線で示す如
くとなり、検出信号が“HIIから”L#に変わる点は
上段及び下段の両短冊パターン列とも今度は左方向へ1
つずつずれる。即ち、&1l−j:ぬへ、N−2はN−
8へとずれる。
このように、合せずれは検出信号の変化点の動きが上段
と下段の短冊パターン列では逆方向に、またサイドエッ
チ量は同方向にずれることから、(上段の位置−下段の
位置)÷2、第4図では((+1 )−(−3’) l
÷2=2がマスク合せのずれ量を、また中心点−(上段
の位置+下段の位置)÷2、第4図ではO−((+1 
)+(−3) )÷2=1がサイドエッチ量を表わす。
これらの各位に第2のコンタクトホール14のピッチi
t (= 0.1μm)を乗することにより、実際の各
量を把握できる。
以上のように、第3の実施例は前述した第2の実施例の
場合と同様、フォトリソグラフィの積度U111定をデ
ィジタル検知で行う為、信号処理が容易となると共に全
ての配線材料のパターンを測定対象にできる。またマス
ク合せのずれ址及び配線パターンのサイドエッチft−
分離して検出できる為、フォトリソグラフィの精度を正
確に測定できると共に、マスク合せ装置の性能に加えエ
ツチング装置の性能をも検知することが可能となる。な
お、本笑施例では上述した第2の実施例に準じたパター
ンの2つを組とし友・クターン対を例にとったが、抵抗
値変化に基くアナログ検知で測定を行う第1の実施例の
パターン対でも良い、 また、上述した各実施例で述べた各パターンを半導体基
板上のX、Y両軸方向に沿って配置することも勿論可能
であシ、この場合ずれ址あるいはサイドエッチ量を各軸
方向に対しても知ることができる。
そして、上述したパターンをマスク合せ装置あるいはエ
ツチング装置の性能測定に用いる場合、上記第2のコン
タクトホール14はフォトリソプロセスにおける分解能
の限界に近いピッチを以って形成する。この場合、短冊
パターン12は数十〜数百本形成することが望ましい。
第2のコンタクトホール14のピッチは装置の性能測定
の分解能を決定するものであり、ピッチ幅が細かい程測
定精匠が向上する。
更にロット毎の測定を行う為に、上述したパターンをス
キップTEGに挿入する場合は、面積が限定されること
もあシ、半導体集積回路の製造プロセスにおける評価基
準に従う。即ち、マスクずれの許容範囲が0.5μm以
内であれば、0.5μm程度のピッチで第2のコンタク
トホール14を設け、短冊パターン12の配列数は3〜
5本程度に設定するのが好ましい。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、第1及び
第2のコンタクトホールのパターンに対する第1及び第
2の配線のノぐターンのマスク合せのずれ量、及びサイ
ドエッチitアナログ検知やディジタル検知で電気的に
測定できる為、マスク合せ精度及びサイドエッチ量を短
時間にしかも高精度で検知することができるという効果
がある。
また本発明のパターンを半導体基板内へ数個所電気的特
性を測定する為に入れるスキップTEGに挿入すること
により、半導体集積回路の製造プロセスにおけるロット
毎の合せ4W度あるいはサイドエッチ量の測定を行う判
定用パターンとして適用できるという効果もある。
【図面の簡単な説明】
第1図は本発明の第1の実施例を説明する要部平面図、
第2図は同第1の実施例における短冊パターン位置によ
る抵抗値変化の説明図、第3図は本発明の第2の実施例
を説明する要部平面図、第4図は本発明の第3の実施例
を説明する要部平面図、また第5図は従来例を説明する
要部平面図である。 11・・・半導体基板(P型)、12・・・短冊状不純
物領域(N゛1型、短冊パターン)、13・・・第1の
コンタクトホール、14・・・第2のコンタクトホール
、15・・・第1の配線、16・・・第2の配線、17
・・・中心線。 第 1 図 M−2M−I MOMI  M2 MB曇豆冊八へター
ンのイ狂工 千Δ、用)ハ・ターンa言」1は引色キ氾イ虐、愛イ乙
/)汐り叩口第2図

Claims (5)

    【特許請求の範囲】
  1. (1)半導体集積回路の製造工程での配線パターンの精
    度を測定するフォトリソグラフィの精度測定パターンに
    おいて、半導体基板に所定間隔を以つて形成された複数
    列の短冊状不純物領域と、この短冊状不純物領域を覆う
    絶縁層を肩し、各短冊状不純物領域の一端の基準位置の
    上記絶縁層に開口された第1のコンタクトホール及びこ
    の短冊状不純物領域の他端の、上記基準位置と短冊状不
    純物領域毎に距離が変わる位置の同絶縁層に開口された
    第2のコンタクトホールと、上記短冊状不純物領域毎に
    上記第1のコンタクトホールを覆って接続するように形
    成された第1の配線と、上記第2のコンタクトホールの
    少なくとも1つと接続されると共に上記短冊状不純物領
    域の長さ方向と直交して形成された所定幅を有する第2
    の配線とを1組以上具備させた事を特徴とするフォトリ
    ソグラフィの精度測定パターン。
  2. (2)上記複数列の短冊状不純物領域、第1のコンタク
    トホール、第2のコンタクトホール、第1の配線及び第
    2の配線とを1組具備させると共に、上記第2の配線は
    上記複数列の短冊状不純物領域のうち中央部の短冊状不
    純物領域の第2のコンタクトホールの内方エッヂに接し
    てこれと接続されるように形成した事を特徴とする特許
    請求の範囲第(1)項記載のフォトリソグラフィの精度
    測定パターン。
  3. (3)上記複数列の短冊状不純物領域、第1のコンタク
    トホール、第2のコンタクトホール、第1の配線及び第
    2の配線とを1組具備させると共に、上記第2の配線は
    上記複数列の短冊状不純物領域のうち中央部の短冊状不
    純物領域の第2のコンタクトホールと内方または外方エ
    ッヂで接するように形成した事を特徴とする特許請求の
    範囲第(1)項記載のフォトリソグラフィの精度測定パ
    ターン。
  4. (4)上記複数列の短冊状不純物領域、第1のコンタク
    トホール、第2のコンタクトホール、第1の配線及び第
    2の配線とを2組具備させると共に、各組のパターンが
    ミラー対称となるよう2枚に形成した事を特徴とする特
    許請求の範囲第(1)項記載のフォトリソグラフィの精
    度測定パターン。
  5. (5)上記複数列の短冊状不純物領域、第1のコンタク
    トホール、第2のコンタクトホール、第1の配線及び第
    2の配線とを2組具備させると共に、各組のパターンを
    X軸及びY軸方向に沿つて直角に配置するように形成し
    た事を特徴とする特許請求の範囲第(1)項記載のフォ
    トリソグラフィの精度測定パターン。
JP61045298A 1986-03-04 1986-03-04 フオトリソグラフイの精度測定パタ−ン Pending JPS62203340A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61045298A JPS62203340A (ja) 1986-03-04 1986-03-04 フオトリソグラフイの精度測定パタ−ン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61045298A JPS62203340A (ja) 1986-03-04 1986-03-04 フオトリソグラフイの精度測定パタ−ン

Publications (1)

Publication Number Publication Date
JPS62203340A true JPS62203340A (ja) 1987-09-08

Family

ID=12715407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61045298A Pending JPS62203340A (ja) 1986-03-04 1986-03-04 フオトリソグラフイの精度測定パタ−ン

Country Status (1)

Country Link
JP (1) JPS62203340A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228839A (ja) * 2005-02-15 2006-08-31 Nec Electronics Corp 半導体装置
JP2008514024A (ja) * 2004-09-23 2008-05-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスの層間アライメントのアナログ測定

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008514024A (ja) * 2004-09-23 2008-05-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスの層間アライメントのアナログ測定
JP2006228839A (ja) * 2005-02-15 2006-08-31 Nec Electronics Corp 半導体装置
JP4641430B2 (ja) * 2005-02-15 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US3808527A (en) Alignment determining system
KR100242503B1 (ko) 반도체 기판에 형성된 패턴의 오정렬 검출 마크
US4571538A (en) Mask alignment measurement structure for semiconductor fabrication
US7688083B2 (en) Analogue measurement of alignment between layers of a semiconductor device
US4782288A (en) Method for evaluating processing parameters in the manufacture of semiconductor devices
KR100490277B1 (ko) 얼라인먼트에러측정방법및얼라인먼트에러측정패턴
KR100381151B1 (ko) 위치맞춤검출용 반도체장치
CN101097903B (zh) 重叠对准图案及其制造方法
JP2008218921A (ja) 位置ずれ量の測定用パターンおよび測定方法、ならびに半導体装置
JPS62203340A (ja) フオトリソグラフイの精度測定パタ−ン
KR20090098278A (ko) 반도체 메모리 소자의 테스트 패턴
CN214068725U (zh) 晶圆的测试结构
US6647619B2 (en) Positioning arrangement and method
JP2010114130A (ja) 半導体装置及びその製造方法
JP2839469B2 (ja) マスク合わせずれ測定用パターン及びその測定方法
JP4845005B2 (ja) 半導体装置及びその製造方法
JP2001291754A (ja) 導電性プラグ抵抗測定用パターンを有する半導体素子およびプロセス評価方法
JP2587614B2 (ja) 半導体装置
JPH07302824A (ja) パターン層の位置測定方法並びにテストパターン層及びその形成方法
JPS594850B2 (ja) ハンドウタイソウチノセイゾウホウホウ
KR20060107653A (ko) 다층 구조를 갖는 오버레이 마크를 갖춘 반도체 소자
KR20230003846A (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
KR100816192B1 (ko) 정렬 마크를 가지는 반도체 장치
JPS62137837A (ja) フオトリソグラフイの精度測定パタ−ン
CN113192930A (zh) 偏移检测结构及基板偏移的检测方法