JPS62137837A - フオトリソグラフイの精度測定パタ−ン - Google Patents

フオトリソグラフイの精度測定パタ−ン

Info

Publication number
JPS62137837A
JPS62137837A JP60277876A JP27787685A JPS62137837A JP S62137837 A JPS62137837 A JP S62137837A JP 60277876 A JP60277876 A JP 60277876A JP 27787685 A JP27787685 A JP 27787685A JP S62137837 A JPS62137837 A JP S62137837A
Authority
JP
Japan
Prior art keywords
contact hole
strip
metal wiring
pattern
photolithography
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60277876A
Other languages
English (en)
Inventor
Hitoshi Tsubone
坪根 衡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60277876A priority Critical patent/JPS62137837A/ja
Publication of JPS62137837A publication Critical patent/JPS62137837A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体装置の製造工程におけるフォトリソ
グラフィのマスク合わせの精度を′電気的に判定するフ
ォトリソグラフィの精度測定パターンに関するものであ
る。
(従来の技術) 半導体集積回路は周知のように何枚ものマスクツぐター
ンをフォトリソグラフィにより事ね合わせ、写真食刻処
理することにより製造される。
この何枚ものマスクパターンを位置精度よく位置合わせ
することは、性能のよい集積回路を高歩留で得るには必
要不可欠の作業となっている。
ところが、この位置合わせ精度はフォトリソグラフィに
用いるマスクアライナ、ガラスマスクなどの装置能力に
より決定される。
そこで、各製造ラインにおける位i合わせ精度の能力を
知り、この能力に合わせた最適回路・lターンを設計す
ることが半導体集積回路の製造において必要な事項とな
っている。
第3図に合わせ精度測定・ぐターンの例を示す。
1はあらかじめ基板に焼きつけられた・卆ターン列であ
り、2は次のフォトリソグラフィで焼きつけられた・l
ターンである。マスク合わ+!″精度がよく、ずれが零
の理想状態を第3図(a)に示し、水平方向右に多少ず
れた場合全第3図(b)に示している。
この第3図(a)、第3図(b)において、・々ターン
1のピッチに対してパターン2のピッチをあらかじめた
とえば1μm大きくとっておけば、第3図(a)の場合
、矢印3の位置、つまり筐ん中の三角形の頂点の位置が
合っており、合わせが水平方向右へ1μmずれた場合(
第3図(b)の矢印5で示す)三角形の頂点の位置は矢
印4の位置で合い、ずれの量1μmf知ることができる
このような・ンターン′fcX軸とY軸に直交させて配
置させた合わせ精度測定マスクを用いることにより、ラ
インの能力を知ることができる。
(発明が解決しようとする問題点) しかl−ながら、以上述べた方法では、マスク合わせ精
度の測定は顕微鏡に↓る目視検育を行なわなければなら
ず、時間がかかるという問題があった。
この発明は、前記従来技術がもっている問題のうち、マ
スク合わせ精度の測定に時間がかかるという点について
解決したフォトグラフィ精度測定ノソターンを提供する
ものである。
(問題点を解決するための手段) この発明は、フォトリソグラフィの精度測定−ぐターン
において、基板上に不純物拡散を行って形成された複数
の短冊ノンターンと、この短冊パターンの各一端の同位
置に形成された第1のコンタクトホール群と、この第1
のコンタクトホール伸側は合わせずれがあってもコンタ
クトホールに充分覆つように各短冊パターンホールごと
に形成された第1のメタル配線群と、各短冊ホールの他
端にそれぞれ第1のコンタクトホール群に対して距離が
異なって形成された第2のコンタクトホール群と、この
第2のコンタクトホール群に共通で各短冊・lターンに
対して直角方向にかつ短冊パターンと同一幅に形成され
た第2のメタル配線とを設けたものである。
(作用) この発明によれば、以上のようにフォトリソグラフィの
精度測定パターンによれば、半導体集積回路製造工程中
にコンタクトとメタル配線とのマスク合わせ精度を測定
す5際に以上のように構成したので、各短冊・七ターン
において、第1のメタル配線と第2のメタル配線間の抵
抗値を測定してコンタクトに対するメタルマスクへの合
わせずれをは気的に測定し、したがって、前記問題点を
除去できる。
(実施例) 以下、この発明のフォトリソグラフィの精度測定・蓼タ
ーンの実施例について図面に基づき説明する。第1図は
その一実施例の平面図である。この第1図において、P
型の半導体基板11を酸化し、複数の短冊ノぐターン1
2をフォトリソグラフィにより開孔し、N型拡散を行な
う。
次に、各短冊12の谷一端近傍にコンタクトホール13
を開孔する。このとき各コンタクトホール13は各短冊
の一端近傍に同一位置に配置している。
各短冊パターン12の他端近傍にもそれぞれコンタクト
ホール14が形成されている。この各コンタクトホール
14はコンタクトホール13からの距iが0.5μmず
つ変化す・るように配置されているO 以下、12は短冊・lターン全体を示すものとし、個々
の短冊ノ!ターンのうち、真中に位置する短冊・2ター
ンをNOとすると、この短冊・lターンN。から第1図
の右の方へ遠くなる短冊・ぐターンk N+ 、Nt 
・・・Nnとし、左方向へ遠くなる短冊・ぐターンk 
N−1。
N−2,・・・とすると、真中の短冊パターンN。のコ
ンタクトホール13と14間の距離しに対して上述した
ように、短冊パターンNOからNn方向に付くにしたが
って、コンタクトホール14はコンタクトホール13に
対して0.5μmずつ距離が離れ、逆に短冊パターンN
−i 、 N−2・・・ に行くにしたがって、コンタ
クト14はコンタクトホール13に対して0.5μmず
つ近づいて配置されている。この場合、各コンタクトホ
ール13は一直線上に配置され、位置ずれかないものと
する。
短冊パターンNo 、Nl〜Nn 、 N−1+ N−
2+ ”’のコンタクトホール13上にはそれぞれAI
!などのメタル配線16で覆われている。このメタル配
線16はそれぞれ短冊/ぐターンNo 、 NH〜Nn
 、 N−1、N−2。
・・・と同一方向に形成されコンタクトホール13側に
位置ずれがあっても、メタル配線16は十分各コンタク
トホール13にかぶるように形成されて、いる。
また、他方のコンタクトホール14の上にもAI!など
のメタル配線15で覆われている。このメタル配線15
は短冊パターンN0.N1〜Nn、N−1゜N−2・・
・に対して直角方向に形成され、しかも幅は各短冊ノZ
ターンと同一になっている。
この場合、コンタクトホール14間は合わせずれが零の
ときにコンタクトホール14とオンラインとなるように
、第1図では短冊・eターンN。のコンタクトとオンラ
インとなるようにメタル配線15が・ぞターニングされ
るように配置する。このパターンを用いて電気測定を行
ない、各短冊・ぐターンごとにメタル配線16とメタル
配線15との間に各短冊・ゼターンごとに抵抗値を測定
すると、マスク合わせが児全に正確なときは、抵抗値は
短冊・ゼターンN。においては、コンタクトホール13
とメタル配線16とのフンタクトの端からコンタクトホ
ール14とメタル配線15とのコンタクトの端の距離ム
で決定される値を示し、両方のコンタクトとコンタクト
距離が0.5μmずつ短くなっている短冊ノンターンに
おいては、たとえば短冊・2ターンN−2ではコンタク
トとコンタクト距離にはよらずメタル配線15’!での
距離で抵抗値が決まり結果として、短冊パターンN。の
値と一致し、短冊/J?ターンN1〜Nnにおいては、
0.5μmずつ距離が長くなった分だけ抵抗値が高くな
る。これ金プロットしたものを第2図に実線で示す。
また、第1図において、コンタクトパターンに対してメ
タルマスクの合わせずれがY軸止方向に1μmずれると
、第2図において点線で示すような値となり、第2図に
おける変化点■や■を知ることにより、合わせずれの量
を知ることができる。
さらに、この・ンターンを基板上X軸、Y軸に合わせて
直角に配置することにより、ずれの量ヲX軸、Y軸に対
して知ることができる。
なお、ここにおいてマスクずれを比較する第1のパター
ンは同図では実線、第2の74ターンは破線で書かれた
電極配線である。
(発明の効果) 以上詳細に説明したように、この発明によれば、基板上
に短冊・ゼターンに不純物を拡散し、各短冊パターンの
一端には一直線上になるように第1のコンタクトホール
群全形成し、他端には距離を異ならせて第2のコンタク
トホール群を形成し、第1のコンタクトホール群には合
わせずれがあっても十分コンタクトホール群を覆うよう
に、第1のメタル配線を形成し、第2のコンタクトホー
ル群に共通の第2のメタル配線を短冊・ゼターンに対し
て直角方向に形成し、谷短冊ごとに第1および第2のメ
タル配線間の抵抗を測定するようにしたので、コンタク
トに対するメタルマスクの合わせずれの測定を電気的に
行なえ、短時間で合わせ精度の実力値を知ることができ
る。
また、この・母ターンを半導体基板内へ数個所電気特性
を測定するために入れるスヤッグTEGに挿入すること
により、半導体集積回路のロットごとの合わせ精度の判
定全行なつ・セターンとして用いることも可能である。
【図面の簡単な説明】
第1図はこの発明の7オ) IJソグラフイの精度測定
・ぐターンの一実施例の平面図、第2図は同上フォトリ
ソグラフィの精度測定ノセターンの短冊ノぐターンの位
対抵抗値の関係を示す図、第3図は従来のフォトリソグ
ラフィの合わせ精度測定A?ターンの例を示す図である
。 11−P型基板、12 、 No〜Nn 、 N−t 
、N−2+・・・短冊パターン、13.14・・・コン
タクトホール、15.16・・・メタル配線。 l・ ・、11′ (・ミ5 篠東イηりの末肖ル3ンj冨ハ′ターン第3図 碧(と

Claims (1)

  1. 【特許請求の範囲】  半導体集積回路製造工程中コンタクトメタル配線との
    マスク合わせ精度を測定するパターンにおいて、 (a)半導体基板上に不純物拡散を行つて形成された複
    数の短冊パターンと、 (b)この短冊パターンの各一端の同位置に形成された
    第1のコンタクトホール群と、 (c)この第1のコンタクトホール側に合わせずれがあ
    つてもコンタクトホールを充分覆うように各短冊パター
    ンホールごとに形成された第1のメタル配線群と、 (d)各短冊ホールの他端にそれぞれ第1のコンタクト
    ホール群に対して距離が異なつて形成された第2のコン
    タクトホール群と、 (e)この第2のコンタクトホール群に共通で各短冊パ
    ターンに対して直角方向にかつ短冊パターンと同一幅に
    形成され上記第1のメタル配線群のそれぞれとの間の短
    冊パターンの抵抗値を測定するための第2のメタル配線
    と、よりなるフォトリソグラフィの精度測定パターン。
JP60277876A 1985-12-12 1985-12-12 フオトリソグラフイの精度測定パタ−ン Pending JPS62137837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60277876A JPS62137837A (ja) 1985-12-12 1985-12-12 フオトリソグラフイの精度測定パタ−ン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60277876A JPS62137837A (ja) 1985-12-12 1985-12-12 フオトリソグラフイの精度測定パタ−ン

Publications (1)

Publication Number Publication Date
JPS62137837A true JPS62137837A (ja) 1987-06-20

Family

ID=17589517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60277876A Pending JPS62137837A (ja) 1985-12-12 1985-12-12 フオトリソグラフイの精度測定パタ−ン

Country Status (1)

Country Link
JP (1) JPS62137837A (ja)

Similar Documents

Publication Publication Date Title
US4516071A (en) Split-cross-bridge resistor for testing for proper fabrication of integrated circuits
US3808527A (en) Alignment determining system
KR100242503B1 (ko) 반도체 기판에 형성된 패턴의 오정렬 검출 마크
US4437760A (en) Reusable electrical overlay measurement circuit and process
US4782288A (en) Method for evaluating processing parameters in the manufacture of semiconductor devices
KR100866460B1 (ko) 레티클, 반도체 칩, 및 반도체 장치의 제조 방법
KR20130064891A (ko) 검사용 마크 및 이를 갖는 인쇄회로기판
KR100336792B1 (ko) 실리사이드막 제조공정의 평가를 위한 시험 패턴의 구조
JPS62137837A (ja) フオトリソグラフイの精度測定パタ−ン
KR100199349B1 (ko) 패턴간 정렬 오차 보상용 마스크들 및 이들 마스크를 이용한 패 턴간 정렬 오차 보상방법
KR100498423B1 (ko) 전기저항 측정을 이용한 정렬 정도 측정방법
JP2587614B2 (ja) 半導体装置
JPH0435907B2 (ja)
JPH0432216A (ja) 重ね合わせ精度及び寸法精度の評価方法
KR100271631B1 (ko) 반도체웨이퍼제조용얼라인키형성구조
JPH10335229A (ja) マスクの合わせずれ評価用テストパターン
JPS62203340A (ja) フオトリソグラフイの精度測定パタ−ン
KR0149221B1 (ko) 반도체 제조용 포토 마스크
JP2839469B2 (ja) マスク合わせずれ測定用パターン及びその測定方法
KR20080096297A (ko) 반도체 소자의 오버레이 마크
JPS62273724A (ja) マスク合わせ精度評価用バ−ニアパタ−ン
JPS6348420B2 (ja)
JPS59134826A (ja) バ−ニヤパタ−ン
JPS60136326A (ja) 半導体装置
JPS62273725A (ja) マスク合わせ精度評価用バ−ニアパタ−ン