JPS6219971A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野」 本発明は例えばＡｆｆｉｎｅ変換等の画像処理を行う画
像処理装置に関し、特に画像処理により生じる画素抜け
を補間する画像処理装置に関するものである。

［従来の技イ＋＃ｒ　］ 従来、Ａｆｆｉｎｅ変換等の画像の回転や拡大・縮小処
理によって生じる画素抜けに対し、複雑な補間を行った
り、各種の複雑な内挿法による補間が提案されているが
、これらを実現するためには／＼−ド回路が大きくなり
、安価な装置でこれらを実現できるのは困難であった。

［発明が解決しようとする問題点］ 本発明は従来の複雑で高価な処理装置でなく、単純かつ
容易なハード構成で画素補間が実施できる小型で安価な
画像処理装置を提供する事を目的とする。

［問題点を解決するための手段］ この問題を解決する一手段として、例えば第１図に示す
実施例の画像処理装置は、画像処理手段としての画像処
理部と、記憶手段としてのページメモリ５の画像メモリ
２４と、検出手段としての補間装置６のデコーダ３２、
と出力手段としての補間装置６のセレクト３１と出力ラ
ッチ３３とを備える。

［作用］ かかる第１図の構成において、画像情報の処理前に前も
って画像メモリ２４に所定値を書き込んでおく。その後
、入力した画像情報を画像処理部４で処理を行い画像メ
モリ２４に書き込む。補間装置６は画像メモリ２４を読
み出して前記所定値を検出すると、該所定値を出力ラッ
チ３３にラッチさせないようにする。

［実施例］ 以下、添付図面に従って本発明の実施例を詳細に説明す
る。

［画像処理装置の説明（第１図）］ 第１図は本実施例の画像処理装置の全体ブロック図÷、
■はイメージスキャナ等の画像入力装置、２は画像デー
タを記憶している画像記録装置である。３は画像入力装
置１又は画像記憶装置２よりの画像データを切り換えて
画像処理部４に出力する切換装置、画像処理部４では画
像の拡大縮小、回転等のＡｆｆｉｎｓ変換やその他の処
理が行われる。画像処理部４において各種処理を施され
た画像データ２０は、同じく各種処理を施された画像ア
ドレス情報２１とともに、ページメモリ５に出力される
。

６はページメモリ５の画像データの補間をとる補間装置
、７は画像データの表示や印刷等を行う出力装置である
。８は装置全体の制御を司どる中央制御部でＣＰＵ８−
１、ワークエリアやデータの記憶保持のためのＲＡＭ８
−２、制御プログラムやデータを内蔵したＲＯＭ８−３
等を含んでいる。

中央制御部８はバス１００により画像人力装置１または
画像記憶装置２のいずれかを駆動させ画像信号を切換装
置３に出力させる。これと同時に信号１０１を切換装置
３に出力して、対応する画像信号を画像処理部４に入力
する。また中央制御部８は画像処理部４における各種処
理のパラメータ信号線１０２を通して設定する。

［ページメモリの説明（第１図）（第２図）］詔２図は
ページメモリの構成を示した図で、いま中央制御部８は
画像入力装置ｌ、画像記憶装置２の起動の前に、データ
ラッチ回路２２の出力をバス１０３により予め決められ
た値に設定する。

本実施例ではその値を”ＦＦ”（１６進コード）とする
。次に中央制御部８はアドレスラッチ回路２３を制御し
、画像メモリ２４の全領域をアクセスし、画像メモリ２
４の全領域に前記法められた値”ＦＦ”を書き込む。又
、前記画像処理部４の最終段において８ビツトの画像デ
ータ０−ＦＦまでを０〜ＦＥまでに変換し、ページメモ
リ５に入力するようにしている。これにより画像処理時
に画像処理部４から出力される画像アドレス情報２１に
より、ページメモリ５の画像メモリ２４の内１度もアク
セスされなかったメモリアドレスのデータが”ＦＦ’”
のままとなっている。

し補間装置の説明（第１図）（第３図）］］第３は補間
装置６のブロック図を示したもので、中央制御部８より
のバス１０３によりアドレスラッチ回路２３が順次増加
し、出力装置７に同期して画像メモリ２４から画像デー
タ１０５が出力され、この画像データ１０５が補間装置
６に入力される。

画像データ１０５は入力バッファ３０にラッチされ、入
力バッファ３０の出力はセレクタ３１とデコーダ３２に
入力される。デコーダ３２は中央制御部８よりの信号１
０４より指示された、前記の予め決められた値“ＦＦ″
゛を受けて、入力バッファ３０の出力が’ＦＦ”の時は
デコード信号３４をセレクタ３１に出力する。セレクタ
３１はデコード信号３４を受けとり、デコード信号３４
が１の時は出力ラッチ３３の出力を選択出力し、デコー
ド信号３４が０の時は入力バッファ３０の出力を選択出
力する。

セレクタ３１の選択された出力は出力ラッチ３３に入力
されて出力ラッチ３３より出力装置７に画像データが送
られる。

即ち入力バッファ３０の出力のうち、前記画像処理部４
により処理されていない画像データが“′ＦＦ”で示さ
れているため、その画像データの時は最前画素の有効画
素が選択されて再び出力されることになり、結果として
補間が行われることになる。

［補間装置の他の構成例（第４図）］ 第４図も第３図と同様の補間装置の構成図で。

ページメモリ５から出力される連続データ１０５は入力
バッファ３０に入力され、入力バッファ３０の出力は出
力ラッチ３３、デコーダ３２に入力される。デコーダ３
２には中央制御部８より信号１０４より”ＦＦ’”が与
えられ、入力バッファ３０の出力が”ＦＦ”の時にデコ
ート信号３４が１となり、出力ラッチ３３に入力される
。デコーダ３２のデコート信号３４が出力ラッチ３３の
ラッチクロック３５のイネーブル信号となっていて、デ
コード信号３４が１の時にラッチをイネーブルにしない
で直前に出力していた画像データを出力し続ける。

なお出力ラッチ３３のラッチクロック３５は出力装置７
に同期しているため、出力ラッチ３３の出力画像データ
は出力装置７と同期がとれている。また、注目画素が連
続して’ＦＦ”の時でも有効な値（”ＦＦ”以外）が出
力ラッチ３３にラッチされたままで保持され出力され続
ける。

［中央制御部の動作フローチャートの説明（第５図）（
第１図）（第２図）］ ］第５は中央制御部８の動作フローチャートを示したも
ので、まずステップＳ１でページメモリ５の画像メモリ
２４の全領域に’　Ｆ　Ｆ　”を書き込む。ステップＳ
２で画像人力Ａ置１または画像記憶装置２のいずれかを
起動し切換装置３に画像データを入力させる。ステップ
Ｓ３では切換装置３に入力される画像データのいずれを
選択するかを決定する信号１０１を出力し、ステップＳ
４で画像処理部４に画像の回転や平行移動等の各種パラ
メータを信号線１０２を通して出力する。

ステップＳ５で画像処理部４の画像処理が終了するとス
テップＳ６に進み補間装置６のデコーダ３２に前記デー
タ゛’ＦＦ″“を書き込む。これにより画像データ１０
５のうち’　Ｆ　Ｆ　”のコードがデコーダ３２によっ
て検出され、前述した様にセレフタ３１または出力ラッ
チ３３によって°’　Ｆ　Ｆ　”の最前の有効データが
出力装置７に出力されることになる。

ステップＳ７で画像メモリ２４を読み出すべくアドレス
ラッチ回路２３に順次アドレスを出力して画像データ１
０５を出力する。

以上、本実施例によれば複雑な内挿補間をすることなく
、非常に簡単な回路構成で、Ａｆｆｉｎｅ変換等の処理
による画素抜けの補間を行う事ができる。

なお本実施例ではデータのないことを示すコードデータ
として’　Ｆ　Ｆ　”を用いたがこれに限定されるもの
でないことは勿論である。

［発明の効果］ 以上述べた如く本発明によれば、単純かつ容易なハード
構成で画素補間が行なえる画像処理装置を提供できると
いう効果がある。

【図面の簡単な説明】

第１図は本実施例の画像処理装置の全体構成図、 第２図はページメモリのブロック図、 第３図は補間装置のブロック図、 第４図は補間装置の他の例を示すブロック図、第５図は
中央制御部の動作フローチャニドである。 図中、１・・・画像入力装置、２・・・画像記憶装置、
３・・・切換装置、４・・・画像処理部、５・・・ペー
ジメモリ、６・・・補間装置、７・・・出力装置、８・
・・中央制御部、２２・・・データラッチ回路、２３・
・・アドレスラッチ回路、２４・・・画像メモリ、３０
・・・入力バッファ、３１・・・セレクタ、３２・・・
デコーダ、３３・・・出力ラッチである。 ＄４図 第５図

Claims (2)

【特許請求の範囲】
1. （１）画像情報に演算処理を行う画像処理手段と、該画
   像処理手段の出力画像情報を記憶する予め所定値が書き
   込まれている記憶手段と、前記記憶手段よりの前記所定
   値を検出する検出手段と、該検出手段により前記所定値
   の最も近傍の前記所定値以外の画像情報を出力する出力
   手段とを備えたことを特徴とする画像処理装置。
2. （２）出力手段は出力画像情報をラッチして出力するラ
   ッチ回路を備え、該ラッチ回路は記憶手段よりの所定値
   をラッチしないようにしたことを特徴とする特許請求の
   範囲第１項記載の画像処理装置。