JPS62195917A - 半導体スイツチ - Google Patents
半導体スイツチInfo
- Publication number
- JPS62195917A JPS62195917A JP61038654A JP3865486A JPS62195917A JP S62195917 A JPS62195917 A JP S62195917A JP 61038654 A JP61038654 A JP 61038654A JP 3865486 A JP3865486 A JP 3865486A JP S62195917 A JPS62195917 A JP S62195917A
- Authority
- JP
- Japan
- Prior art keywords
- array
- light emitting
- light
- emitting element
- emitting elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000015654 memory Effects 0.000 claims abstract description 17
- 238000003491 array Methods 0.000 claims abstract description 11
- 230000003287 optical effect Effects 0.000 abstract description 2
- 239000000969 carrier Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Non-Volatile Memory (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、光を利用した半導体スイッチに関するもの
である。
である。
従来、光を利用した半導体スイッチでは、はとんどがノ
ーマルオフ型であり、ノーマルオン型は少量である。そ
してさらにラッチタイプともなると皆無であった。
ーマルオフ型であり、ノーマルオン型は少量である。そ
してさらにラッチタイプともなると皆無であった。
この発明は、光を利用したラッチタイプの半導体スイッ
チを提供せんとするものである。
チを提供せんとするものである。
この発明の要旨とするところは不揮発性メモリ（１）の
ゲート・ソース間に逆並列配置のフォトダイオードアレ
イ （２）を挿入し、フォトダイオードアレイ （２）
の各配列（２ａ）、（２ｂ）がそれに対応する入力側の
発光素子（３）の配列（３ａ）、（３ｂ）をもち、発光
素子（３）の配列（３ａ）又は（３ｂ）の出す光に応答
するいずれか一方のフォトダイオードアレイの配列（２
ａ）又は（２ｂ）が起電力を生じると不揮発性メモリ（
１）のドレイン・ソース間がオン又はオフすることを特
徴とする半導体スイッチである。
ゲート・ソース間に逆並列配置のフォトダイオードアレ
イ （２）を挿入し、フォトダイオードアレイ （２）
の各配列（２ａ）、（２ｂ）がそれに対応する入力側の
発光素子（３）の配列（３ａ）、（３ｂ）をもち、発光
素子（３）の配列（３ａ）又は（３ｂ）の出す光に応答
するいずれか一方のフォトダイオードアレイの配列（２
ａ）又は（２ｂ）が起電力を生じると不揮発性メモリ（
１）のドレイン・ソース間がオン又はオフすることを特
徴とする半導体スイッチである。
以下この発明を図示せる実施例に基づいて説明する。
第１図はこの発明の一実施例である。
第１図の実施例においては、入力側のＬＥＤでなる発光
素子（３ａ）、（３ｂ）を逆並列に配置し、同じく逆並
列配置のフォトダイオードアレイ（２）の各配列（２ａ
）、（２ｂ）に対応せしめている。そして発光素子（３
ａ）、（３ｂ）とフォトダイオードアレイ （２）の各
対応する配列（２ａ）、（２ｂ）どおしは相互に光干渉
のないように分離されており、フォトダイオードアレイ
（２）の配列（２ａ）と発光素子（３）の配列（３ａ
）の組及び、フォトダイオードアレイ （２）の配列（
２ｂ）と発光素子（３）の配列（３ｂ）の組はそれぞれ
独立に透明樹脂でパフケージする等して対応状態に保持
されている。
素子（３ａ）、（３ｂ）を逆並列に配置し、同じく逆並
列配置のフォトダイオードアレイ（２）の各配列（２ａ
）、（２ｂ）に対応せしめている。そして発光素子（３
ａ）、（３ｂ）とフォトダイオードアレイ （２）の各
対応する配列（２ａ）、（２ｂ）どおしは相互に光干渉
のないように分離されており、フォトダイオードアレイ
（２）の配列（２ａ）と発光素子（３）の配列（３ａ
）の組及び、フォトダイオードアレイ （２）の配列（
２ｂ）と発光素子（３）の配列（３ｂ）の組はそれぞれ
独立に透明樹脂でパフケージする等して対応状態に保持
されている。
フォトダイオードアレイ （２）の一端はＭＮＯＳでな
る不揮発性メモリ （１）のソースに接続されており、
他端はゲートに接続されている。尚、不揮発性メモリ（
１）としては他にＭＯＮＯ３等を使用してもよい。
る不揮発性メモリ （１）のソースに接続されており、
他端はゲートに接続されている。尚、不揮発性メモリ（
１）としては他にＭＯＮＯ３等を使用してもよい。
而して発光素子（３）に正または負のいずれかの入力が
あると、発光素子（３）のいずれか一方の配列（３ａ）
又は（３ｂ）が発光し、フォトダイオードアレイ （２
）のいずれか一方の配列（２ａ）又は（２ｂ）に起電力
を生じさせる。而して配列（２ａ）又は（２ｂ）のいず
れかに電圧を生じさせるのである。図示例においては、
フォトダイオード配列（２ａ）に電圧が生じると不揮発
性メモリ （１）のゲートに正の電圧を与え、フォトダ
イオード配列（２ｂ）に電圧が生じると不揮発性メモリ
（１）のゲートに負の電圧を与える。
あると、発光素子（３）のいずれか一方の配列（３ａ）
又は（３ｂ）が発光し、フォトダイオードアレイ （２
）のいずれか一方の配列（２ａ）又は（２ｂ）に起電力
を生じさせる。而して配列（２ａ）又は（２ｂ）のいず
れかに電圧を生じさせるのである。図示例においては、
フォトダイオード配列（２ａ）に電圧が生じると不揮発
性メモリ （１）のゲートに正の電圧を与え、フォトダ
イオード配列（２ｂ）に電圧が生じると不揮発性メモリ
（１）のゲートに負の電圧を与える。
不揮発性メモリ （１）のゲートに正の電圧をかけると
酸化膜と窒化膜の界面につくられた蓄積場所にキャリア
が蓄積され、ゲート下部にチャネルを形成し、ソース・
ドレイン間が導通ずる。一度蓄積したキャリアはゲート
の電位を除いても保持される。また、次にゲートに負の
電圧をかけると、先程とは逆のキャリアが蓄積場所へ注
入され電気的に中和となりチャネルがなくなり元の状態
にもどる。このときはソース・ドレイン間はオープン状
態である。
酸化膜と窒化膜の界面につくられた蓄積場所にキャリア
が蓄積され、ゲート下部にチャネルを形成し、ソース・
ドレイン間が導通ずる。一度蓄積したキャリアはゲート
の電位を除いても保持される。また、次にゲートに負の
電圧をかけると、先程とは逆のキャリアが蓄積場所へ注
入され電気的に中和となりチャネルがなくなり元の状態
にもどる。このときはソース・ドレイン間はオープン状
態である。
而して、いずれかの発光素子（３）の発光に対応してい
ずれかのフォトダイオードアレイ配列（２ａ）又は（２
ｂ）が起電圧を生ずるので、発光素子（３）への入力状
態により（配列（３ａ）を発光させるか（３ｂ）を発光
させるかにより）不揮発性メモリ （１）には正又は負
の電圧を加えることが自在であり、不揮発性メモリ （
１）のソース・ドレイン間の開閉をコントロールできる
。また一度発光素子（３）へ入力があると、その後電気
信号かとだえても不揮発性メモリ （１）のソース・ド
レイン間の開または閉状態は維持される。
ずれかのフォトダイオードアレイ配列（２ａ）又は（２
ｂ）が起電圧を生ずるので、発光素子（３）への入力状
態により（配列（３ａ）を発光させるか（３ｂ）を発光
させるかにより）不揮発性メモリ （１）には正又は負
の電圧を加えることが自在であり、不揮発性メモリ （
１）のソース・ドレイン間の開閉をコントロールできる
。また一度発光素子（３）へ入力があると、その後電気
信号かとだえても不揮発性メモリ （１）のソース・ド
レイン間の開または閉状態は維持される。
以上のようにして半導体スイッチはオン・オフするので
ある。
ある。
第２図に示すのは、この発明の異なる実施例で、フォト
ダイオードアレイ （２）と発光素子（３）間の関係は
上記実施例のままに、フォトダイオードアレイ （２）
の一端をソース同志直列につないだ一対の不揮発性メモ
リ （１）の各ゲートに接続すると共に他端を各ソース
に接続した例である。この実施例の場合、ゲートに正の
電圧が加わるときいずれの不揮発性メモリ （１）もド
レイン・ソース間が導通状態となるため、直列接続した
不揮発性メモリ （１）の両端のドレイン間に交流電流
を流すことができる。ゲートに負の電圧が加わるとき両
端のドレイン間は非導通となる。即ち、この実施例では
交流用の半導体スイッチが提供されたのである。
ダイオードアレイ （２）と発光素子（３）間の関係は
上記実施例のままに、フォトダイオードアレイ （２）
の一端をソース同志直列につないだ一対の不揮発性メモ
リ （１）の各ゲートに接続すると共に他端を各ソース
に接続した例である。この実施例の場合、ゲートに正の
電圧が加わるときいずれの不揮発性メモリ （１）もド
レイン・ソース間が導通状態となるため、直列接続した
不揮発性メモリ （１）の両端のドレイン間に交流電流
を流すことができる。ゲートに負の電圧が加わるとき両
端のドレイン間は非導通となる。即ち、この実施例では
交流用の半導体スイッチが提供されたのである。
尚、上記二つの実施例では、フォトダイオードアレイの
各配列（２ａ）、（２ｂ）と対応する発光素子（３ａ）
、（３ｂ）をその組合せ毎に光の相互干渉がないように
分離していずれか一方のフォトダイオードアレイの配列
より （２ａ）又は（２ｂ）に光があたるとき、他方の
配列には光があたらないようにしているが、次のような
方法をとってもよい。即ち、発光素子（３）の各列（３
ａ）、（３ｂ）の出す光の波長を変えると共にフォトダ
イオードアレイ （２）の各配列（２ａ）、（２ｂ）の
吸収する光の波長を前記発光素子（３）の各配列（３ａ
）、（３ｂ）の出すいずれかに対応せしめ、いずれか一
方のフォトダイオードの配列（２ａ）又は（２ｂ）のみ
が、発光素子（３）への入力信号により起電力を生ずる
ようにするのである。
各配列（２ａ）、（２ｂ）と対応する発光素子（３ａ）
、（３ｂ）をその組合せ毎に光の相互干渉がないように
分離していずれか一方のフォトダイオードアレイの配列
より （２ａ）又は（２ｂ）に光があたるとき、他方の
配列には光があたらないようにしているが、次のような
方法をとってもよい。即ち、発光素子（３）の各列（３
ａ）、（３ｂ）の出す光の波長を変えると共にフォトダ
イオードアレイ （２）の各配列（２ａ）、（２ｂ）の
吸収する光の波長を前記発光素子（３）の各配列（３ａ
）、（３ｂ）の出すいずれかに対応せしめ、いずれか一
方のフォトダイオードの配列（２ａ）又は（２ｂ）のみ
が、発光素子（３）への入力信号により起電力を生ずる
ようにするのである。
尚、図示例では、フォトダイオードアレイ （２）及び
発光素子（３）の各配列のＬＥＤ及びフォトダイオード
を複数個使用しているが、所要の光、起電力かえられる
場合は単数でもよいのである。
発光素子（３）の各配列のＬＥＤ及びフォトダイオード
を複数個使用しているが、所要の光、起電力かえられる
場合は単数でもよいのである。
以上のようにこの発明の光を利用した半導体リレーは、
ノーマルオン型又はノーマルオフ型のいずれとしても使
用することができ、またランチタイプであるので、小型
化できることとあいまって利用価値が高いものである。
ノーマルオン型又はノーマルオフ型のいずれとしても使
用することができ、またランチタイプであるので、小型
化できることとあいまって利用価値が高いものである。
第１図はこの発明の一実施例を示す回路図、第２図はこ
の発明の異なる実施例を示す回路図である。 （１）・・・不揮発性メモリ、（２）・・・フォトダイ
オードアレイ、（３）・・・発光素子。
の発明の異なる実施例を示す回路図である。 （１）・・・不揮発性メモリ、（２）・・・フォトダイ
オードアレイ、（３）・・・発光素子。
Claims (3)
- （１）、不揮発性メモリ（１）のゲート・ソース間に逆
並列配置のフォトダイオードアレイ（２）を挿入し、フ
ォトダイオードアレイ（２）の各配列（２ａ）、（２ｂ
）がそれに対応する入力側の発光素子（３）の配列（３
ａ）、（３ｂ）をもち、発光素子（３）の配列より（３
ａ）又は（３ｂ）の出す光に応答するいずれか一方のフ
ォトダイオードアレイの配列（２ａ）又は（２ｂ）が起
電力を生じると不揮発性メモリ（１）のドレイン・ソー
ス間がオン又はオフすることを特徴とする半導体スイッ
チ。 - （２）、入力側の発光素子（３）の配列（３ａ）、（３
ｂ）を逆並列に配置し、該入力側の発光素子（３）に正
の入力があると発光素子（３）のいずれか一方の配列（
３ａ）又は、（３ｂ）が発光してフォトダイオードアレ
イ（２）のいずれか一方の配列（２ａ）又は（２ｂ）に
光が照射され、負の入力があると発光素子（３）の他方
の配列（３ａ）又は（３ｂ）が発光してフォトダイオー
ドアレイ（２）の他方の配列（２ａ）又は（２ｂ）に光
が照射されることを特徴とする第１項記載の半導体スイ
ッチ。 - （３）、入力側の発光素子（３）の配列（３ａ）、（３
ｂ）を逆配列に配置し、発光素子（３）の各配列（３ａ
）、（３ｂ）の出す光の波長を変えると共にフォトダイ
オードアレイ（２）の各配列（２ａ）、（２ｂ）の吸収
する光の波長を前記発光素子（２）の配列（２ａ）、（
２ｂ）の出すいずれかに対応せしめて成ることを特徴と
する第１項記載の半導体スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61038654A JPS62195917A (ja) | 1986-02-24 | 1986-02-24 | 半導体スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61038654A JPS62195917A (ja) | 1986-02-24 | 1986-02-24 | 半導体スイツチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62195917A true JPS62195917A (ja) | 1987-08-29 |
Family
ID=12531242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61038654A Pending JPS62195917A (ja) | 1986-02-24 | 1986-02-24 | 半導体スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62195917A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2699024A1 (fr) * | 1992-12-08 | 1994-06-10 | Bernis Michel | Relais statique autonome. |
-
1986
- 1986-02-24 JP JP61038654A patent/JPS62195917A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2699024A1 (fr) * | 1992-12-08 | 1994-06-10 | Bernis Michel | Relais statique autonome. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4419586A (en) | Solid-state relay and regulator | |
| US4303831A (en) | Optically triggered linear bilateral switch | |
| US4800262A (en) | Tri-state optical device with quantum well absorption | |
| KR900015460A (ko) | 반도체 릴레이 회로 | |
| KR970066691A (ko) | 1/f 노이즈의 영향을 저감시키고, 셀의 전압범위를 증가시키며, 셀의 크기를 축소시키는 능동 화소 센서 셀 | |
| DK163392C (da) | Ikke-flygtig halvleder-hukommelsesenhed | |
| JPH02150076A (ja) | 半導体装置 | |
| KR920003551A (ko) | 반도체 장치 | |
| JPS62195917A (ja) | 半導体スイツチ | |
| KR100187388B1 (ko) | 위상 제어 가능한 광결합소자 | |
| DE3779579D1 (de) | Modul mit halbleiter-leistungsschaltelementen. | |
| KR910014838A (ko) | 적외선 접촉 입력 디바이스 및 발광기 액티브화 회로 | |
| US5221847A (en) | Break-before-make control for form C solid-state relays with current limiter bypass | |
| JPH10308529A (ja) | 半導体リレー | |
| JPH07112150B2 (ja) | 光トリガースイッチング回路 | |
| JPH01208015A (ja) | 光結合形電界効果トランジスタスイッチ | |
| JPH0546353Y2 (ja) | ||
| JP2805974B2 (ja) | 光結合型リレー回路 | |
| JPH0529909A (ja) | 光マイクロスイツチ | |
| JP2740406B2 (ja) | 半導体リレー | |
| DE69110500D1 (de) | Halbleiterspeicherschaltungsanordnung mit Gate-Array-Speicherzellen. | |
| SU1078618A1 (ru) | Оптоэлектронное переключающее устройство | |
| JPS57212878A (en) | Solid-state image pickup device | |
| SU1056459A1 (ru) | Ключ с гальванической разв зкой | |
| JPS6225512A (ja) | 光結合半導体装置 |