JPS62195123A - 半導体ウエハの処理方法 - Google Patents
半導体ウエハの処理方法Info
- Publication number
- JPS62195123A JPS62195123A JP3662386A JP3662386A JPS62195123A JP S62195123 A JPS62195123 A JP S62195123A JP 3662386 A JP3662386 A JP 3662386A JP 3662386 A JP3662386 A JP 3662386A JP S62195123 A JPS62195123 A JP S62195123A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- layer
- wafer
- bias
- substrate holder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 abstract description 18
- 239000000758 substrate Substances 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 230000003292 diminished effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 15
- 239000002184 metal Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 238000007743 anodising Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、イオンによる半導体ウェハ処理に関するもの
である。
である。
本発明は、ＤＣバイアススパッタ等のイオンによる半導
体ウェハの処理工程に於いて、半導体ウェハ表面に蓄積
する電荷を上記半導体ウェハ外へ逃すことによって、Ｄ
Ｃバイアススパッタ等の処理効率が低下しないようにし
たものである。
体ウェハの処理工程に於いて、半導体ウェハ表面に蓄積
する電荷を上記半導体ウェハ外へ逃すことによって、Ｄ
Ｃバイアススパッタ等の処理効率が低下しないようにし
たものである。
ＶＬＳＩ技術の進展と共に、多層配線技術が必須のもの
となりつつあるが、そのために重要な技術が表面平坦化
の技術である。この表面平坦化の技術には、陽極酸化法
、リフト・オフ法、リフロー法、エッチバンク法、スパ
ッタエッチ法、スピン・オン・ガラス法があげられる。
となりつつあるが、そのために重要な技術が表面平坦化
の技術である。この表面平坦化の技術には、陽極酸化法
、リフト・オフ法、リフロー法、エッチバンク法、スパ
ッタエッチ法、スピン・オン・ガラス法があげられる。
この中でバイアス・スパッタリング法は、他の付加的な
プロセスを必要とせずに、膜形成と平坦化のプロセスが
同時に行われて良好な膜が得られるので、近年表面平坦
化の技術として注目されている。
プロセスを必要とせずに、膜形成と平坦化のプロセスが
同時に行われて良好な膜が得られるので、近年表面平坦
化の技術として注目されている。
第３図に基づいて、バイアス・スパッタリング法の原理
について説明する。真空室１はアースされていて、ター
ゲット４側の電極Ａには高周波電源が印加され、一方試
料５側の電極Ｂにはバイアス電源７により直流的に負の
自己バイアスが加わるようになっている。真空室ｌへ導
入された＾ｒガスはプラズマ状態になって、Ａｒ”イオ
ンは電極Ａ、Ｂに引かれて各電極上のターゲット４及び
試料５の表面に衝突する。ターゲット４にＡＩを用いた
場合には、ＡＩ原子がターゲット４からはじき出されて
対向電極Ｂ上の試料５の表面に析出する。一方、Ａｒ＋
イオンも負のバイアスのかかった電極Ｂに引かれて、Ｍ
表面上に衝突してＭ表面をエツチングする。バイアス電
圧を深くする程、表面の平坦化が進む。（プレスジャー
ナル社発行 Ｓｅｍ１ｃｏｎｄｕｃ−ｔｏｒ Ｗｏｒｌ
ｄ １９８４年１０月号 ｐ、ｐ、１２１〜１２８）
このバイアス電源に直流電圧を用いたＤＣバイアススパ
ンタリング法は金属層の表面平坦化に、高周波電源を用
いたＲＦバイアススパッタリング法は５ｉｎ２膜、Ｓｉ
３Ｎ４膜等の絶縁膜の表面平坦化に用いられている。
について説明する。真空室１はアースされていて、ター
ゲット４側の電極Ａには高周波電源が印加され、一方試
料５側の電極Ｂにはバイアス電源７により直流的に負の
自己バイアスが加わるようになっている。真空室ｌへ導
入された＾ｒガスはプラズマ状態になって、Ａｒ”イオ
ンは電極Ａ、Ｂに引かれて各電極上のターゲット４及び
試料５の表面に衝突する。ターゲット４にＡＩを用いた
場合には、ＡＩ原子がターゲット４からはじき出されて
対向電極Ｂ上の試料５の表面に析出する。一方、Ａｒ＋
イオンも負のバイアスのかかった電極Ｂに引かれて、Ｍ
表面上に衝突してＭ表面をエツチングする。バイアス電
圧を深くする程、表面の平坦化が進む。（プレスジャー
ナル社発行 Ｓｅｍ１ｃｏｎｄｕｃ−ｔｏｒ Ｗｏｒｌ
ｄ １９８４年１０月号 ｐ、ｐ、１２１〜１２８）
このバイアス電源に直流電圧を用いたＤＣバイアススパ
ンタリング法は金属層の表面平坦化に、高周波電源を用
いたＲＦバイアススパッタリング法は５ｉｎ２膜、Ｓｉ
３Ｎ４膜等の絶縁膜の表面平坦化に用いられている。
第４図に基づいて従来技術の問題点を説明する。
表面に絶縁膜の形成されたウェハ９を第３図に示された
バイアス・スパッタリング装置の試料５として、ＤＣバ
イアススパッタリングを行った場合、析出したＡ１層１
１にＡｒ”が蓄積されて、Ａ１層１１は次第に正に帯電
して行く。このＡｒ４による正の帯電量が大きくなると
、新たにＡＩ層１１に向かって来るＡｒ４は反発してＡ
Ｉ層１１に到達しなくなりスパッタリングは停止する。
バイアス・スパッタリング装置の試料５として、ＤＣバ
イアススパッタリングを行った場合、析出したＡ１層１
１にＡｒ”が蓄積されて、Ａ１層１１は次第に正に帯電
して行く。このＡｒ４による正の帯電量が大きくなると
、新たにＡＩ層１１に向かって来るＡｒ４は反発してＡ
Ｉ層１１に到達しなくなりスパッタリングは停止する。
本発明に於いては、半導体ウェハ表面に蓄積する電荷を
半導体ウェハ外へ逃す手段を設けて半導体ウェハにプラ
ズマエツチング等の処理を行って上記問題点を解決した
。
半導体ウェハ外へ逃す手段を設けて半導体ウェハにプラ
ズマエツチング等の処理を行って上記問題点を解決した
。
第１図、第２図の点線に示されるように、Ｍ層１１に到
達したＡｒ４は電極の一部である基板ホルダー８，８′
に流れる。従ってＡ１層１１に正電荷が蓄積することは
なくなり、正電荷の蓄積によりスパッタリングが停止す
ることも防止できる。
達したＡｒ４は電極の一部である基板ホルダー８，８′
に流れる。従ってＡ１層１１に正電荷が蓄積することは
なくなり、正電荷の蓄積によりスパッタリングが停止す
ることも防止できる。
実施例■
半導体ウェハ９の裏面にある絶縁膜を除去してＭ等の金
属層１２を耐着させる。ウェハ９の厚みは薄いので、こ
の時ウェハ９の側面にも金属層１２は形成されている。
属層１２を耐着させる。ウェハ９の厚みは薄いので、こ
の時ウェハ９の側面にも金属層１２は形成されている。
この裏面、側面に金属層１２を形成した半導体ウェハ９
を基板ホルダー８に設置してＤＣバイアススパッタリン
グを行う。Ａｒ４は点線で示すように基板ホルダー８に
逃げるので、スパッタリングが停止することはない。
を基板ホルダー８に設置してＤＣバイアススパッタリン
グを行う。Ａｒ４は点線で示すように基板ホルダー８に
逃げるので、スパッタリングが停止することはない。
実施例■
この実施例に於いては、基板ホルダー８′は半導体ウェ
ハ９を上面から抑えるウェハ抑え部を有している。ＤＣ
スパッタリングによってＭ層１１がウェハ９上面にある
程度耐着されると、Ｍ層１１は基板ホルダー８′と繋が
って、Ａｒ”は点線で示すように基板ホルダー８′に逃
げる。従ってこの実施例においても正電荷の蓄積によっ
てスパッタリング停止がすることはない。
ハ９を上面から抑えるウェハ抑え部を有している。ＤＣ
スパッタリングによってＭ層１１がウェハ９上面にある
程度耐着されると、Ｍ層１１は基板ホルダー８′と繋が
って、Ａｒ”は点線で示すように基板ホルダー８′に逃
げる。従ってこの実施例においても正電荷の蓄積によっ
てスパッタリング停止がすることはない。
ここではＤＣバイアススパンタリング法について本発明
を説明したが、他のイオンによる半導体ウェハの処理方
法にも実施することができる。
を説明したが、他のイオンによる半導体ウェハの処理方
法にも実施することができる。
本発明によれば、ＤＣバイアスが正電荷蓄積によって浅
くなることがないので、ＤＣバイアススパッタリング等
のイオンによる半導体ウェハの処理方法の製造効率が向
上する。特に実施例■の場合においては、通常工程に何
ら新たな工程を加える必要がない。
くなることがないので、ＤＣバイアススパッタリング等
のイオンによる半導体ウェハの処理方法の製造効率が向
上する。特に実施例■の場合においては、通常工程に何
ら新たな工程を加える必要がない。
第１図は本発明の一実施例を示した図である。
第２図は本発明の他の一実施例を示した図である。
第３図はバイアススパッタリング装置を示した図である
。 第４図は従来技術の問題点を示した図である。 １・・・真空室 ２・・・電極Ｂ３・・・電
極Ａ ４・・・ターゲット５・・・試料
６・・・高周波電源７・・・バイアス電源
８・・・基板ホルタ−８，８′・・・基板ホルダー
９・・・ウェーハ１０・・・絶縁膜 １１
・・・６１層１２・・・金属層
。 第４図は従来技術の問題点を示した図である。 １・・・真空室 ２・・・電極Ｂ３・・・電
極Ａ ４・・・ターゲット５・・・試料
６・・・高周波電源７・・・バイアス電源
８・・・基板ホルタ−８，８′・・・基板ホルダー
９・・・ウェーハ１０・・・絶縁膜 １１
・・・６１層１２・・・金属層
Claims (1)
- イオンによる半導体ウェハの処理方法において、半導体
ウェハ表面に蓄積する電荷を上記半導体ウェハへ逃すこ
とを特徴とした半導体ウェハの処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3662386A JPS62195123A (ja) | 1986-02-21 | 1986-02-21 | 半導体ウエハの処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3662386A JPS62195123A (ja) | 1986-02-21 | 1986-02-21 | 半導体ウエハの処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62195123A true JPS62195123A (ja) | 1987-08-27 |
Family
ID=12474940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3662386A Pending JPS62195123A (ja) | 1986-02-21 | 1986-02-21 | 半導体ウエハの処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62195123A (ja) |
-
1986
- 1986-02-21 JP JP3662386A patent/JPS62195123A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6171108B2 (ja) | 成膜装置及び成膜方法 | |
| JPS63152146A (ja) | 層形成物質の付着および平坦化方法ならびにその装置 | |
| JP3257180B2 (ja) | 成膜方法 | |
| KR100782621B1 (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 | |
| JPS61170050A (ja) | 低抵抗接点の形成方法 | |
| JPH10229058A (ja) | コーティング付き堆積チャンバ装置 | |
| JPH04237148A (ja) | 静電チャック | |
| WO2002072911A1 (fr) | Cible de pulverisation, plaque d'appui ou appareil dans un dispositif de pulverisation produisant tres peu de particules et procede de rugosification par usinage a decharge electrique | |
| JPH1027780A (ja) | プラズマ処理方法 | |
| JPS62195123A (ja) | 半導体ウエハの処理方法 | |
| JP2002004038A (ja) | パーティクル発生の少ないスパッタリングターゲット | |
| JPS61246368A (ja) | 金属膜の堆積方法 | |
| JP7262235B2 (ja) | スパッタリング装置及びスパッタリング方法 | |
| JP3211391B2 (ja) | ドライエッチング方法 | |
| JPH08325719A (ja) | スパッタ装置 | |
| JP5265309B2 (ja) | スパッタリング方法 | |
| JPH1030174A (ja) | スパッタリング装置および該装置に用いるバッキングプレートの加工方法 | |
| JPH11330056A (ja) | 電極のクリーニング方法 | |
| JP3116390B2 (ja) | 半導体処理装置及び半導体処理方法 | |
| JPS637364A (ja) | バイアススパツタ装置 | |
| JP2002069628A (ja) | パーティクル発生の少ないスパッタリングターゲット | |
| JPH02219224A (ja) | 半導体装置の製造方法 | |
| KR960015791B1 (ko) | 산화막 제거 가능한 메탈증착방법 | |
| JPS634066A (ja) | バイアススパツタ装置 | |
| JP2003277925A (ja) | スパッタリングターゲット |