JPS62194648A - ガラスパツケ−ジ型電子装置 - Google Patents
ガラスパツケ−ジ型電子装置Info
- Publication number
- JPS62194648A JPS62194648A JP61035114A JP3511486A JPS62194648A JP S62194648 A JPS62194648 A JP S62194648A JP 61035114 A JP61035114 A JP 61035114A JP 3511486 A JP3511486 A JP 3511486A JP S62194648 A JPS62194648 A JP S62194648A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- glass
- base
- electronic device
- package type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011521 glass Substances 0.000 title claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000011248 coating agent Substances 0.000 claims description 16
- 238000000576 coating method Methods 0.000 claims description 16
- 238000004381 surface treatment Methods 0.000 claims 1
- 239000000919 ceramic Substances 0.000 abstract description 38
- 239000000463 material Substances 0.000 abstract description 6
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 239000000956 alloy Substances 0.000 abstract description 3
- 238000005253 cladding Methods 0.000 abstract description 2
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical group [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 13
- 238000007789 sealing Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000001816 cooling Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005260 alpha ray Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910015365 Au—Si Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Casings For Electric Apparatus (AREA)
- Joining Of Glass To Other Materials (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はガラスパッケージ型電子装置、特に、セラミッ
クの本体（ベース）に金属板からなるキャップをガラス
で気密的に接合したガラスパッケージ型電子装置に関す
る。
クの本体（ベース）に金属板からなるキャップをガラス
で気密的に接合したガラスパッケージ型電子装置に関す
る。
半導体装置等電子装置（電子部品）のパッケージ形態の
一つとして、気密封止が知られている。
一つとして、気密封止が知られている。
この気密封止については、工業調査会発行「電子材料Ｊ
１９８２年８月号、昭和５７年８月１日発行、Ｐ５２
〜Ｐ５７に記載されている。この文献には、気密封止構
造として、リードレス・チップ・キャリア（Ｌ ＣＣ）
が紹介されている。このリードレス・チップ・キャリア
の封止形態としては、Ａｕ−５ｎソルダーによるものと
、ガラスシールによるものとがある。
１９８２年８月号、昭和５７年８月１日発行、Ｐ５２
〜Ｐ５７に記載されている。この文献には、気密封止構
造として、リードレス・チップ・キャリア（Ｌ ＣＣ）
が紹介されている。このリードレス・チップ・キャリア
の封止形態としては、Ａｕ−５ｎソルダーによるものと
、ガラスシールによるものとがある。
気密封止の形態として、前述のようにＡｕ−３ｎソルダ
ーによるものと、ガラスシールによるものとがあるが、
前者は、セラミックのベース（本体）に金属板からなる
キャンプをＡｕ−３ｎソルダーによって気密的に接着し
たものであり、後者は、セラミックのベースにセラミッ
クからなるキャップをガラスシールによって気密的に接
着したものである。
ーによるものと、ガラスシールによるものとがあるが、
前者は、セラミックのベース（本体）に金属板からなる
キャンプをＡｕ−３ｎソルダーによって気密的に接着し
たものであり、後者は、セラミックのベースにセラミッ
クからなるキャップをガラスシールによって気密的に接
着したものである。
ところで、大型コンピュータ等の高信頼度が要請される
電子装置は、前述のような気密封止構造の高信頼度の電
子部品（電子装置）を組み込む必要がある。
電子装置は、前述のような気密封止構造の高信頼度の電
子部品（電子装置）を組み込む必要がある。
しかし、前述のようなＡｕ−’Ｓｎソルダー構造あるい
はガラスシール構造の電子部品を大型コンピュータに組
み込むとした場合、以下に記すような点において問題が
あることが本発明者によってあきらかにされた。
はガラスシール構造の電子部品を大型コンピュータに組
み込むとした場合、以下に記すような点において問題が
あることが本発明者によってあきらかにされた。
すなわち、前記Ａｕ−３ｎソルダーによる電子部品は、
ソルダーとして高価なＡｕ−３ｎソルダーを使用するこ
とと、Ａｕ−５ｎソルダーによる接着のためにキャップ
表面に金メッキを施す必要がある等という理由から製造
コストが高くなり、多くの電子部品を組み込む必要のあ
る大型コンピュータの製造コストが高くなる。
ソルダーとして高価なＡｕ−３ｎソルダーを使用するこ
とと、Ａｕ−５ｎソルダーによる接着のためにキャップ
表面に金メッキを施す必要がある等という理由から製造
コストが高くなり、多くの電子部品を組み込む必要のあ
る大型コンピュータの製造コストが高くなる。
一方、大型コンピュータ等にあっては、組み込む電子部
品の数は極めて多い。このため、これらの電子部品はマ
ザーボードに実装された後、マザーボードのコンピュー
タへの組み込みによって組み込まれる。また前記マザー
ボードは多段に積み重ねられるようにしてコンピュータ
に組み込まれる。したがって、限られた空間に多数のマ
ザーボードを収容するなめには、このマザーボード上に
実装される電子部品の高さはより低いことが臨まれる。
品の数は極めて多い。このため、これらの電子部品はマ
ザーボードに実装された後、マザーボードのコンピュー
タへの組み込みによって組み込まれる。また前記マザー
ボードは多段に積み重ねられるようにしてコンピュータ
に組み込まれる。したがって、限られた空間に多数のマ
ザーボードを収容するなめには、このマザーボード上に
実装される電子部品の高さはより低いことが臨まれる。
しかし、ガラスシール構造の電子部品にあっては、キャ
ップの機械的強度を得るために、前述のＡｕ−３ｎソル
ダー構造の場合の金属キャップに比較して、キャンプの
厚さはたとえば、２倍と厚くしている。このため、コン
ピュータの小型化がし難くなる。また、マザーボード上
に水冷構造等の冷却機構を組み込む場合、マザーボード
上の冷却を必要とする総ての電子部品の高さが揃わない
と、冷却機構の組み込みができなくなる場合もあり、ガ
ラスシール構造はこの要求にそぐわない。
ップの機械的強度を得るために、前述のＡｕ−３ｎソル
ダー構造の場合の金属キャップに比較して、キャンプの
厚さはたとえば、２倍と厚くしている。このため、コン
ピュータの小型化がし難くなる。また、マザーボード上
に水冷構造等の冷却機構を組み込む場合、マザーボード
上の冷却を必要とする総ての電子部品の高さが揃わない
と、冷却機構の組み込みができなくなる場合もあり、ガ
ラスシール構造はこの要求にそぐわない。
本発明の目的は薄型気密構造の電子部品を提供すること
にある。
にある。
本発明の他の目的は製造コストが低度な薄型気密構造の
電子部品を提供することにある。
電子部品を提供することにある。
本発明の他の目的は高信頼度の薄型気密構造の電子部品
を提供することにある。
を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、 下記のとおりである。
を簡単に説明すれば、 下記のとおりである。
すなわち、本発明のガラスパッケージ型電子装置は、セ
ラミックのベース上に鉄−ニッケル合金からなる金属板
の表面にアルミニュウム被膜を形成した薄いキャップを
低融点ガラスによって気密的に接着した構造となってい
る。
ラミックのベース上に鉄−ニッケル合金からなる金属板
の表面にアルミニュウム被膜を形成した薄いキャップを
低融点ガラスによって気密的に接着した構造となってい
る。
上記した手段によれば、本発明のガラスパッケージ型電
子装置は、キャップとして金属板を使用しているが、こ
の金属板の表面にガラスとの接着性が良好なアルミニュ
ウム被膜を設けているため、キャップとベースとの気密
性は高く、信輔度が高くなる。また、このガラスパッケ
ージ型電子装置にあっては、キャップは金属板が母材と
なっているため、機械的強度は高く、セラミック板より
も薄くできることから、電子部品の高さを低くでき、Ａ
ｕ−３ｎソルダーによる電子部品の高さと同一の高さに
することができる。さらに、このガラスパッケージ型電
子装置は、コストの高い金を使用していないことから、
製造コストが安価となる。
子装置は、キャップとして金属板を使用しているが、こ
の金属板の表面にガラスとの接着性が良好なアルミニュ
ウム被膜を設けているため、キャップとベースとの気密
性は高く、信輔度が高くなる。また、このガラスパッケ
ージ型電子装置にあっては、キャップは金属板が母材と
なっているため、機械的強度は高く、セラミック板より
も薄くできることから、電子部品の高さを低くでき、Ａ
ｕ−３ｎソルダーによる電子部品の高さと同一の高さに
することができる。さらに、このガラスパッケージ型電
子装置は、コストの高い金を使用していないことから、
製造コストが安価となる。
以下図面を参照して本発明の一実施例について説明する
。
。
第１図は本発明の一実施例によるガラスパッケージ型電
子装置を示す断面図、第２図は同じくキャソブとベース
との接着状態を示す部分的な拡大断面図である。
子装置を示す断面図、第２図は同じくキャソブとベース
との接着状態を示す部分的な拡大断面図である。
この実施例では、リードレス・チップ・キャリア構造の
ガラスパッケージ型電子装置に本発明を適用した例を示
す。
ガラスパッケージ型電子装置に本発明を適用した例を示
す。
ガラスパッケージ型電子装置は、第１図に示されるよう
に、セラミックからなる本体（ベース）ｌと、このベー
ス１の主面（上面）に重ねられるキャップ２と、このキ
ャップ２を前記ベースｌに気密的に接着するガラス３と
からなっている。
に、セラミックからなる本体（ベース）ｌと、このベー
ス１の主面（上面）に重ねられるキャップ２と、このキ
ャップ２を前記ベースｌに気密的に接着するガラス３と
からなっている。
前記ベース１は、３枚のセラミック板を重ね合わせた構
造となっていて、最下段のセラミック板は平坦なベース
セラミック板４となり、その主面中央にメタライズ層５
を有している。このメタライズ層５上には、Ｓｉからな
るチップ（半導体素子）６がＡｕ−Ｓｉ共品層等からな
る接合材７によって固定されている。また、前記ベース
セラミック板４の主面には枠状のリード用セラミック板
８が重ねられている。このリード用セラミック板８はそ
の主面に部分的にメタライズ層９が設けられている。ま
た、前記リード用セラミック板８の主面には枠状の封止
用セラミック板１０が重ねられている。前記リード用セ
ラミック板８およびメタライズ層９の長さおよび幅は前
記ベースセラミンク板４と同一となっているが、前記封
止用セラミック板１０の枠部分の幅は、前記リード用セ
ラミック板８の枠幅よりも狭くなっている。したがって
、封止用セラミック板１０がリード用セラミック板８に
重ねられた状態にあっても、リード用セラミック板８の
内側部分に延在するメタライズ層９は露出する。この露
出したメタライズ層９には、前記チップ６の電極に一端
が接続されたアルミニュウム線からなるワイヤ１１の他
端が接続されている。前記ベースセラミック板４および
リード用セラミック板８ならびに封止用セラミック板１
０は焼成によって形成される。また、この焼成に先立っ
て、前記リード用セラミック板８とベースセラミック板
４の側面およびベースセラミック板４の下面に亘ってメ
タライズ層１２が形成される。このメタライズ層１２は
外部端子となり、前記リード用セラミック板８のメタラ
イズＮ９と電気的に接続されている。
造となっていて、最下段のセラミック板は平坦なベース
セラミック板４となり、その主面中央にメタライズ層５
を有している。このメタライズ層５上には、Ｓｉからな
るチップ（半導体素子）６がＡｕ−Ｓｉ共品層等からな
る接合材７によって固定されている。また、前記ベース
セラミック板４の主面には枠状のリード用セラミック板
８が重ねられている。このリード用セラミック板８はそ
の主面に部分的にメタライズ層９が設けられている。ま
た、前記リード用セラミック板８の主面には枠状の封止
用セラミック板１０が重ねられている。前記リード用セ
ラミック板８およびメタライズ層９の長さおよび幅は前
記ベースセラミンク板４と同一となっているが、前記封
止用セラミック板１０の枠部分の幅は、前記リード用セ
ラミック板８の枠幅よりも狭くなっている。したがって
、封止用セラミック板１０がリード用セラミック板８に
重ねられた状態にあっても、リード用セラミック板８の
内側部分に延在するメタライズ層９は露出する。この露
出したメタライズ層９には、前記チップ６の電極に一端
が接続されたアルミニュウム線からなるワイヤ１１の他
端が接続されている。前記ベースセラミック板４および
リード用セラミック板８ならびに封止用セラミック板１
０は焼成によって形成される。また、この焼成に先立っ
て、前記リード用セラミック板８とベースセラミック板
４の側面およびベースセラミック板４の下面に亘ってメ
タライズ層１２が形成される。このメタライズ層１２は
外部端子となり、前記リード用セラミック板８のメタラ
イズＮ９と電気的に接続されている。
一方、前記キャップ２は、たとえば、０．２５ｍｍ程度
の厚さの金属体（金属板）１３が母材となっている。こ
の金属板１３は、前記ベース１を形成するセラミックの
熱膨張係数に近位した熱膨張係数を有する４２−アロイ
等の鉄−ニッケル系の金属で形成されている。また、前
記金属板１３の表裏面には、たとえば、数μｍの厚さの
アルミニュウムからなる被膜１４が設けられている。こ
の被膜１４はクラッドによって形成されている。
の厚さの金属体（金属板）１３が母材となっている。こ
の金属板１３は、前記ベース１を形成するセラミックの
熱膨張係数に近位した熱膨張係数を有する４２−アロイ
等の鉄−ニッケル系の金属で形成されている。また、前
記金属板１３の表裏面には、たとえば、数μｍの厚さの
アルミニュウムからなる被膜１４が設けられている。こ
の被膜１４はクラッドによって形成されている。
前記キャンプ２は低融点のガラス３によってベース１に
接着されている。この接着は極めて良好で気密性に富ん
でいる。すなわち、前記キャップ２はその表面にアルミ
ニュウムからなる被膜１４を存しているが、この被膜１
４を構成するアルミニュウムは空気に触れるとただちに
酸化膜を形成してしまうが、この酸化膜は前記ガラス３
との接着性を強固にする役割を果たす。このようにアル
ミニュウムよりなる被膜は、その表面に粗い面で、ガラ
ス３との接着性が良好となるような表面処理の施された
被膜のようになり、有利である。また、前記キャップ２
はクラツド材をプレスで切断成形することによって製造
されるが、この際、第２図に示されるように、その破断
部分にあっては、表面の被膜１４が破断面側に引き込ま
れる。したがって、キャップ２をガラス３によってベー
スｌに接着した場合、キャンプ２の端では、ガラス３が
前記破断面に延在した引き込まれ被膜１５上に重なるた
め、酸化し易い４２−アロイからなる母材の金属板１３
が露出しなくなり、キャップ２の腐食に対する信転度が
高（なる。
接着されている。この接着は極めて良好で気密性に富ん
でいる。すなわち、前記キャップ２はその表面にアルミ
ニュウムからなる被膜１４を存しているが、この被膜１
４を構成するアルミニュウムは空気に触れるとただちに
酸化膜を形成してしまうが、この酸化膜は前記ガラス３
との接着性を強固にする役割を果たす。このようにアル
ミニュウムよりなる被膜は、その表面に粗い面で、ガラ
ス３との接着性が良好となるような表面処理の施された
被膜のようになり、有利である。また、前記キャップ２
はクラツド材をプレスで切断成形することによって製造
されるが、この際、第２図に示されるように、その破断
部分にあっては、表面の被膜１４が破断面側に引き込ま
れる。したがって、キャップ２をガラス３によってベー
スｌに接着した場合、キャンプ２の端では、ガラス３が
前記破断面に延在した引き込まれ被膜１５上に重なるた
め、酸化し易い４２−アロイからなる母材の金属板１３
が露出しなくなり、キャップ２の腐食に対する信転度が
高（なる。
また、このような構造のガラスパッケージ型電子装置に
あっては、キャップ２は金属板Ｉ３を用いていることか
ら、その全体の高さは、たとえば、２ｍｍ以下となり、
従来のＡｕ−３ｎソルダーによるリードレス・チ・ノブ
・キャリアと同一高さにできる。したがって、これらＡ
ｕ−３ｎソルダーによるリードレス・チップ・キャリア
と混載させてマザーボードに組み込み、大型コンピュー
タ等に組み込むことができるようになる。この場合、本
発明のガラスパッケージ型電子装置の高さは、従来のＡ
ｕ−５ｎソルダーによるリードレス・チップ・キャリア
等と同一となっていることから、水冷による冷却体を組
み込む場合も何等支障はない。
あっては、キャップ２は金属板Ｉ３を用いていることか
ら、その全体の高さは、たとえば、２ｍｍ以下となり、
従来のＡｕ−３ｎソルダーによるリードレス・チ・ノブ
・キャリアと同一高さにできる。したがって、これらＡ
ｕ−３ｎソルダーによるリードレス・チップ・キャリア
と混載させてマザーボードに組み込み、大型コンピュー
タ等に組み込むことができるようになる。この場合、本
発明のガラスパッケージ型電子装置の高さは、従来のＡ
ｕ−５ｎソルダーによるリードレス・チップ・キャリア
等と同一となっていることから、水冷による冷却体を組
み込む場合も何等支障はない。
また、前記ガラスパッケージ型電子装置は、キャップ２
の露出する表面はアルミニュウムで被われているため、
完成品となった状態で行うメッキ処理は不要となり、そ
の製造において工数の低減が図れる。
の露出する表面はアルミニュウムで被われているため、
完成品となった状態で行うメッキ処理は不要となり、そ
の製造において工数の低減が図れる。
また、前記ガラスパッケージ型電子装置にあっては、キ
ャップ２は金属体を使用していることから、セラミック
のキャップのようにα線を放出することがないため、α
線がチップ６に進入した場合におけるメモリの崩壊等の
おそれもな（なり、チップ６をα線遮蔽用コート膜で被
う必要もなくなる。
ャップ２は金属体を使用していることから、セラミック
のキャップのようにα線を放出することがないため、α
線がチップ６に進入した場合におけるメモリの崩壊等の
おそれもな（なり、チップ６をα線遮蔽用コート膜で被
う必要もなくなる。
このような実施例によれば、つぎのような効果が得られ
る。
る。
（１）本発明のガラスパッケージ型電子装置は、金属板
からなるキャップを使用していても、キャップの表面に
ガラスとの接着性が良い被膜が設けられているため、セ
ラミックからなるベースにガラスによってキャップを気
密的にかつ強固に接着することができるため、耐湿性が
高く信頬度が高いという効果が得られる。
からなるキャップを使用していても、キャップの表面に
ガラスとの接着性が良い被膜が設けられているため、セ
ラミックからなるベースにガラスによってキャップを気
密的にかつ強固に接着することができるため、耐湿性が
高く信頬度が高いという効果が得られる。
（２）上記（１）により、本発明のガラスパッケージ型
電子装置は、コストの安いガラスによって封止されてい
ることから、Ａｕ−３ｎソルダーを使用したこの種電子
装置に比較して製造コストが安いという効果が得られる
。
電子装置は、コストの安いガラスによって封止されてい
ることから、Ａｕ−３ｎソルダーを使用したこの種電子
装置に比較して製造コストが安いという効果が得られる
。
（３）上記（１）により、本発明のガラスパッケージ型
電子装置にあっては、キャンプは金属板を用いているこ
とから、キャップの厚さがセラミック板の場合に比較し
て薄くできるため、電子装置の高さを低く抑えることが
できるという効果が得られる。
電子装置にあっては、キャンプは金属板を用いているこ
とから、キャップの厚さがセラミック板の場合に比較し
て薄くできるため、電子装置の高さを低く抑えることが
できるという効果が得られる。
（４）本発明のガラスパッケージ型電子装置にあっては
、キャップの露出する表面はアルミニニウムで被われて
いるため、完成品となった状態で行うメッキ処理は不要
となり、その製造において工数の低減が図れるという効
果が得られる。
、キャップの露出する表面はアルミニニウムで被われて
いるため、完成品となった状態で行うメッキ処理は不要
となり、その製造において工数の低減が図れるという効
果が得られる。
（５）本発明のガラスパッケージ型電子装置にあっては
、キャップが金属体となっていることから、セラミック
のキャップのようにα線を放出することがないため、チ
ップをα線遮蔽用コート膜で被う必要もなくなり、その
製造において工数の低減が図れるという効果が得られる
。
、キャップが金属体となっていることから、セラミック
のキャップのようにα線を放出することがないため、チ
ップをα線遮蔽用コート膜で被う必要もなくなり、その
製造において工数の低減が図れるという効果が得られる
。
（６）上記（１）〜（５）により、本発明によれば、薄
型で信頼度が高いガラスパッケージ型電子装置を安価に
提供することがで、きるという相乗効果が得られる。
型で信頼度が高いガラスパッケージ型電子装置を安価に
提供することがで、きるという相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、前記キャップ
の表面に設けるガラスとの接着性の良い被膜は、蒸着、
メッキ等によるものであっても前記実施例と同様に効果
が得られる。また、前記金属板の表面を梨地のような粗
い面に表面処理し、ガラスとの接着面積の増大を図るガ
ラスパッケージ型電子装置であっても、前記実施例同様
な効果が得られる。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、前記キャップ
の表面に設けるガラスとの接着性の良い被膜は、蒸着、
メッキ等によるものであっても前記実施例と同様に効果
が得られる。また、前記金属板の表面を梨地のような粗
い面に表面処理し、ガラスとの接着面積の増大を図るガ
ラスパッケージ型電子装置であっても、前記実施例同様
な効果が得られる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるリードレス・チップ
・キャリアにおける封止技術に適用した場合について説
明したが、それに限定されるものではなく、たとえば、
デュアルインライン型の半導体装置における気密封止技
術などに適用できる。
をその背景となった利用分野であるリードレス・チップ
・キャリアにおける封止技術に適用した場合について説
明したが、それに限定されるものではなく、たとえば、
デュアルインライン型の半導体装置における気密封止技
術などに適用できる。
本発明は少なくとも本体とキャンプとをガラスで気密的
に接着する技術には適用できる。
に接着する技術には適用できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明のガラスパッケージ型電子装置は、セラミックの
ベース上に鉄−ニッケル合金からなる金属板の表面にガ
ラスとの接着性が良好なアルミニュウム被膜を形成した
薄いキャップを低融点ガラスによって気密的に接着した
構造となっていることから、キャップとベースとの気密
性は高く、信頬度が高くなるとともに、機械的強度が高
い金属キャップである故キャップを薄Ｘでき電子装置の
高さを低くできる。さらに、封止はコストの高い金を使
用することなく安価なガラスによるため電子装置の製造
コストが低度となる。
ベース上に鉄−ニッケル合金からなる金属板の表面にガ
ラスとの接着性が良好なアルミニュウム被膜を形成した
薄いキャップを低融点ガラスによって気密的に接着した
構造となっていることから、キャップとベースとの気密
性は高く、信頬度が高くなるとともに、機械的強度が高
い金属キャップである故キャップを薄Ｘでき電子装置の
高さを低くできる。さらに、封止はコストの高い金を使
用することなく安価なガラスによるため電子装置の製造
コストが低度となる。
第１図は本発明の一実施例によるガラスパッケージ型電
子装置を示す断面図、 第２図は同じくキャップとベースとの接着状態を示す部
分的な拡大断面図である。
子装置を示す断面図、 第２図は同じくキャップとベースとの接着状態を示す部
分的な拡大断面図である。
Claims (1)
- 【特許請求の範囲】 １、本体と、この本体にガラスを介して接着されたキャ
ップと、からなるガラスパッケージ型電子装置であって
、前記キャップは金属体によって形成されているととも
に、少なくとも前記ガラスに接触するキャップ表面はガ
ラスとの接合性が良好となる表面処理が施されているこ
とを特徴とするガラスパッケージ型電子装置。 ２、前記キャップのガラスに接触する表面はガラスとの
接合性が良好となる被膜が設けられていることを特徴と
する特許請求の範囲第１項記載のガラスパッケージ型電
子装置。 ３、前記被膜はアルミニュウム被膜であることを特徴と
する特許請求の範囲第２項記載のガラスパッケージ型電
子装置。 ４、前記キャップのガラスに接触する表面は粗い面とな
っていることを特徴とする特許請求の範囲第１項記載の
ガラスパッケージ型電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61035114A JPS62194648A (ja) | 1986-02-21 | 1986-02-21 | ガラスパツケ−ジ型電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61035114A JPS62194648A (ja) | 1986-02-21 | 1986-02-21 | ガラスパツケ−ジ型電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62194648A true JPS62194648A (ja) | 1987-08-27 |
Family
ID=12432903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61035114A Pending JPS62194648A (ja) | 1986-02-21 | 1986-02-21 | ガラスパツケ−ジ型電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62194648A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0690497A3 (en) * | 1994-06-30 | 1997-06-11 | Motorola Inc | Semiconductor device and manufacturing method |
| JP2002255167A (ja) * | 2001-02-26 | 2002-09-11 | Murata Mfg Co Ltd | 電子部品パッケージおよびその製造方法 |
-
1986
- 1986-02-21 JP JP61035114A patent/JPS62194648A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0690497A3 (en) * | 1994-06-30 | 1997-06-11 | Motorola Inc | Semiconductor device and manufacturing method |
| JP2002255167A (ja) * | 2001-02-26 | 2002-09-11 | Murata Mfg Co Ltd | 電子部品パッケージおよびその製造方法 |
| JP4710149B2 (ja) * | 2001-02-26 | 2011-06-29 | 株式会社村田製作所 | 電子部品パッケージおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4524238A (en) | Semiconductor packages | |
| US4839716A (en) | Semiconductor packaging | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6097085A (en) | Electronic device and semiconductor package | |
| JP2855940B2 (ja) | 半導体装置 | |
| JPS60241237A (ja) | 混成集積回路装置 | |
| US7705437B2 (en) | Semiconductor device | |
| US9370104B2 (en) | Lid body portion and electronic device package using the lid body portion and electronic device | |
| US5093713A (en) | Semiconductor device package | |
| JPS62194648A (ja) | ガラスパツケ−ジ型電子装置 | |
| JP2668995B2 (ja) | 半導体装置 | |
| US5063435A (en) | Semiconductor device | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JPS58110069A (ja) | 集積回路に電気的接続を与える装置及び方法 | |
| JP2906673B2 (ja) | 半導体装置 | |
| JP3165559B2 (ja) | 半導体装置 | |
| JPH0574941B2 (ja) | ||
| JPS60200545A (ja) | 実装基板 | |
| JPS6342860B2 (ja) | ||
| JPH08330704A (ja) | 電子装置 | |
| JP2513781B2 (ja) | 半導体装置 | |
| JPH03116765A (ja) | リードフレーム | |
| JPH02205056A (ja) | 集積回路パッケージ | |
| JPS60180149A (ja) | 半導体装置 | |
| JPH04113658A (ja) | 半導体装置 |