JPS62192834A - Lru制御方式 - Google Patents

Lru制御方式

Info

Publication number
JPS62192834A
JPS62192834A JP61036168A JP3616886A JPS62192834A JP S62192834 A JPS62192834 A JP S62192834A JP 61036168 A JP61036168 A JP 61036168A JP 3616886 A JP3616886 A JP 3616886A JP S62192834 A JPS62192834 A JP S62192834A
Authority
JP
Japan
Prior art keywords
scanning
page
priority
pages
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61036168A
Other languages
English (en)
Inventor
Masahiko Gounishi
郷西 雅彦
Keiki Nagai
永井 啓喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NEC Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Telegraph and Telephone Corp filed Critical NEC Corp
Priority to JP61036168A priority Critical patent/JPS62192834A/ja
Publication of JPS62192834A publication Critical patent/JPS62192834A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLRU制御に基づく仮想記憶制御を行なってい
る情報処理システムにおいて、L RU制御にかかる処
理装置のオーバー・ヘッドを最適化し得るLRU制御方
式に関する。
〔従来の技術〕
従来のLRU制御方式においては、ページ・アウト候補
となる全てのページを走査対象とし、一定期間内に参照
のなかったページの優先度を下げ、参照のあったページ
の優先度を上げる操作が行なわれている。
〔発明が解決しようとする問題点〕
このため、情報処理システムの持つメモリ量が増加し、
それに伴ってページ・アウト候補となるメモリ量が増加
すると、L RtJ制御のための処理装置への負担が増
大するという問題点があった。
即ち、LRU制御は仮想記憶制御において効率の良いペ
ージ・アウトを実施するためのものであり、処理装置へ
の負担(オーバー・ヘッド)を伴って実施される。処理
装置の能力に余裕があり、メモリ量に余裕がなく、ペー
ジ・アウトの頻度の高いシステムでは前述のオーバー・
ヘッドは容認されるが、処理装置の能力に余裕がないか
或いはメモリ量に余裕のあるシステムでは、これを小さ
くすることが必要となる。然るに、従来のLRU制御方
式ではページ・アウト候補となる全てのページを走査対
象としている為、オーバー・ヘッドをそのシステムに最
適な値とすることが困難であった。
そこで、本発明の目的は、LRU制御における走査ペー
ジ数に上限値を与え、この値を変更し得るようにするこ
とにより、LRU制御に伴う処理装置のオーバー・ヘッ
ドを、情報処理システムの処理装置能力、メモリ容量の
余裕度に応じた最適値に調節することができるLRU制
御方式を提供することにある。
〔問題点を解決するための手段〕
本発明は上記目的を達成するために、メモリをページと
呼ぶ単位に分割し、その各々にLRU制御に基づく優先
度を付与し、この優先度順にページ・アウトする仮想記
憶制御機構を有する情報処理システムにおいて、 ページ・アウトの候補となるページを優先度順に走査す
る走査手段と、 該走査手段によって走査されたページが一定期間内に参
照のなかったページである場合にはその優先度を下げ、
参照のあったページである場合はその優先度を上げる優
先度変更手段と、前記走査手段により走査された走査済
ページ数をカウントするカウント手段と、 前記走査済ページ数がN以上になったとき或いは全ての
ページ・アウト候補となるページの走査が完了したとき
に前記走査手段の今回の走査動作を停止させる走査停止
手段と、 前記Nの値を登録する登録手段とを設ける。
〔作用〕
登録手段によってNの値を登録すると、そのNの値がペ
ージ・アウト候補となる全てのページ数より少ない場合
、走査手段による1回当たりの走査は、そのN値だけの
ページ数が走査された時点で停止される。
〔実施例〕
次に本発明の実施例について図面を参照して説明する。
第1図は本発明の一実施例の要部ブロック図であり、1
は処理装置、7はメモリである。このメモリ7には、L
RU制御プログラムによって処理装置1で実行される手
段として、走査手段2.走査停止手段3.カウント手段
4.登録手段5.優先度変更手段6が描かれており、ま
た定数N格納域7−1.カウンタ7−2.ページ・アウ
トの候補となる複数のページ?−3−1〜7−3−nが
含まれる。更にページ・アウトの候補となる各ページに
はその優先度?−4−1〜7−4−nが付与されている
また第2図は登録手段5の処理の一例を示す流れ図、第
3図は走査手段2.走査停止手段3.カウント手段4.
登録手段5.優先度変更手段6の処理の一例を示す流れ
図であり、SL、S2.510−517は各ステップを
示す。以下、各図を参照して本実施例の動作を説明する
システムはその初期設定時に登録手段5を動作させ、シ
ステムコンソールやプログラム等によって与えられたN
の値を入力しく31)、このN値を定数N格納域7−1
に記憶する(S2)。
次に、システムは運転中定期的に走査手段2を起動する
。走査手段2は起動されると、ページ・アウト候補とな
っているページ7−3−1〜7−3−nの中から未だ走
査されていない最も高優先度なページを選択しく510
)、優先度変更手段6はこの選択されたページが過去一
定時間内にアクセスされたか否かを例えば各ページに付
与されたフラグ等を参照して判定しく5ll) 、アク
セスされていればそのページの優先度を下げ(S12)
 、反対にアクセスされていなければ優先度を上げる(
S13)。
上記の如く一つのページに対する処理が終了すると、カ
ウント手段4によってカウンタ7−2の内容CNTが1
だけ加算され(S14) 、続いて走査停止手段3によ
ってカウンタ7−2の内容CNTと定数N格納域7−1
に記憶されたN値との比較が行なわれる( S i5)
。この比較の結果、カウンタ7−2の内容CNTと定数
N格納域7−1に記憶されたN値とが等しいか或いはC
NTの方が大きいときは、走査停止手段3は走査手段2
の今回の走査動作を停止させる( S 17)。また、
カウンタ7−2の内容CNTが定数N格納域7−1に記
憶されたN値より小さいときは、ページ・アウト候補と
なる全ページの走査が完了したか否かを走査停止手段3
が判定しく516) 、完了していれば走査手段2の走
査を停止しく317) 、完了していないときは走査手
段2による次のページの走査を行なわせる。なお、走査
手段2による今回の走査動作が終了すると、カウント手
段4によってカウンタ7.2の内容が初期化され、次回
の走査の準備が行なわれる。
〔発明の効果〕
以上説明したように、本発明によれば、走査手段による
ページ・アウト候補となるページの走査数上限値を登録
手段から登録したN値とすることができるので、このN
値を情報処理システムの処理装置能力、メモリ各面の余
裕度に応じて決定することにより、L RLJ制御に伴
う処理装置のオーバー・ヘッドをそのシステムに合った
最適値とすることができる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の要部ブロック図、第2図は
登録手段5の処理例を示す流れ図および、 第3図は走査手段2.走査停止手段3.カウント手段4
.登録手段5.優先度変更手段6の処理例の流れ図であ
る。 図において、1は処理装置、2ば走査手段、3は走査停
止手段、4はカウント手段、5は登録手段、6は優先度
変更手段、7−1は定¥i、N格納域、7−2はカウン
タ、7−3−1〜7−3−nはページ・アウト候補のペ
ージ、7−4−1〜7−4−nは優先度である。

Claims (1)

  1. 【特許請求の範囲】 メモリをページと呼ぶ単位に分割し、その各々にLRU
    制御に基づく優先度を付与し、この優先度順にページ・
    アウトする仮想記憶制御機構を有する情報処理システム
    において、 ページ・アウトの候補となるページを優先度順に走査す
    る走査手段と、 該走査手段によって走査されたページが一定期間内に参
    照のなかったページである場合にはその優先度を下げ、
    参照のあったページである場合はその優先度を上げる優
    先度変更手段と、 前記走査手段により走査された走査済ページ数をカウン
    トするカウント手段と、 前記走査済ページ数がN以上になったとき或いは全ての
    ページ・アウト候補となるページの走査が完了したとき
    に前記走査手段の今回の走査動作を停止させる走査停止
    手段と、 前記Nの値を登録する登録手段とを具備したことを特徴
    とするLRU制御方式。
JP61036168A 1986-02-20 1986-02-20 Lru制御方式 Pending JPS62192834A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61036168A JPS62192834A (ja) 1986-02-20 1986-02-20 Lru制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61036168A JPS62192834A (ja) 1986-02-20 1986-02-20 Lru制御方式

Publications (1)

Publication Number Publication Date
JPS62192834A true JPS62192834A (ja) 1987-08-24

Family

ID=12462225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61036168A Pending JPS62192834A (ja) 1986-02-20 1986-02-20 Lru制御方式

Country Status (1)

Country Link
JP (1) JPS62192834A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110955614A (zh) * 2018-09-26 2020-04-03 Oppo广东移动通信有限公司 文件缓存的回收方法、装置、存储介质及终端

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110955614A (zh) * 2018-09-26 2020-04-03 Oppo广东移动通信有限公司 文件缓存的回收方法、装置、存储介质及终端

Similar Documents

Publication Publication Date Title
US5640533A (en) Translation lookaside buffer (TLB) arrangement wherein the TLB contents are retained from task when it is swapped out and reloaded when the task is rescheduled
EP0176672B1 (en) Method and system for line-thinning process with variable scanning areas
JPS62192834A (ja) Lru制御方式
JP3089396B2 (ja) マーク読み取り装置および方法
JPS62192822A (ja) スタツク制御方式
JPS61279936A (ja) ハ−ドウエアスタツク方式
JPH09244958A (ja) ページング方法とその方式
JPH0326870B2 (ja)
JPS60198661A (ja) 入出力制御方式
JPH07152574A (ja) プログラムローディング方式
JPH06110774A (ja) メモリ管理テーブル生成方式
JPH02109147A (ja) メモリダンプ収集方式
JPS5840212B2 (ja) スキヤン処理方式
JPS62131352A (ja) アドレス変換制御方式
JPH03102547A (ja) 仮想記憶システムにおけるページ不在割込み制御方式
JPH07175722A (ja) 拡張記憶装置を用いた仮想記憶制御方式
JPS61157948A (ja) 割込み要因解析装置
JPH0782443B2 (ja) オペレ−テイングシステムのタスク管理方法
JPS63197065A (ja) 画像フアイル装置
JPH05120134A (ja) キヤツシユメモリ実装方式
JPS61101875A (ja) イメ−ジデ−タの処理方式
JPH0380323A (ja) ウインドウ表示制御方式
JPH08161462A (ja) 画像処理装置
JPH04373073A (ja) 画像検索システム
JPS619684A (ja) デフオルト画面表示方式