JPS5840212B2 - スキヤン処理方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、スキャン処理方式、特に例えばマルチプロセ
ッサ・システムにおいて、各プロセッサに対するスキャ
ン処理を司どるサービス・プロセッサが上記各プロセッ
サ内のスキャン処理点を指示するスキャン用インデック
ス・アドレスを共通にもつよう構成し、スキャン処理に
当って当該スキャン処理の対象となるプロセッサを上記
インデックス・アドレスとは別に指定できるようにし、
サービス・プロセッサ内に保持するインデックス・レジ
スタなどを減少するようにしたスキャン処理方式に関す
るものである。

従来から比較的大規模のデータ処理システムにおいては
、本来の処理を行なうプロセッサとは別にサービス・プ
ロセッサをもうけ、該サービス・プロセッサが必要に応
じて上記プロセッサの状態をスキャン・アウトできるよ
うに構成されている。

該スキャン・アウトを行なうに当っては、各スキャン処
理点に対応して夫々独自のスキャン用インデックス・ア
ドレスが与えられており、該インデックス・アドレスは
サービス・プロセッサ内のインデックス・レジスタ（メ
モリによって構成されることもある）に保持され、例え
ばスキャン。

アウトに当っては当該スキャン処理点あるいは当該スキ
ャン処理の対象となる複数の処理点に対応するインデッ
クス・アドレスを上記インデックス・レジスタを索引す
ることによって抽出するようにしている。

またスキャン・アウトされてきたデータをどのように編
集して例えばディスプレイ上に表示するかは、サービス
・プロセッサ内のページ・テーブル（メモリによって構
成されることもある）に保持されている。

このために、データ処理システムの規模が益々増大され
、マルチプロセッサ・システムを構成されしかもプロセ
ッサの台数が犬となるにつれて、上記サービス・プロセ
ッサ内に保持するインデックス・レジスタやページ・テ
ーブルのために必要な容量が犬となってくる。

本発明は、この点を解決することを目的としており、サ
ービス・プロセッサがアクセス元装置例えば１つのプロ
セッサと交信するに当っては、上記スキャン処理のため
とは別個の必要性から、特定のプロセッサを指定できる
ようになっている点に着目し、上記容量を減少して他の
より必要な機能のために利用できるようにすることを目
的としている。

そしてそのため、本発明のスキャン処理方式は、複数１
固のアクセス元装置を少なくともそなえ、該アクセス元
装置と主記憶装置との間に介在されるメモリ制御装置を
そなえてなり、該メモリ制御装置に接続されるサービス
・プロセッサが上記メモリ制御装置に対して上記複数の
アクセス元装置に対する交信を指定して通知するよう構
成されるデータ処理システムにおいて、上記サービス・
プロセッサは、上記アクセス元装置に対するスキャン用
のインデックス・アドレスを同一機能をもつ同一種類の
アクセス元装置に対して共通にインデックス・レジスタ
内に保持すると共に、スキャン結果を表示する態様を保
持するページ・テーブル内の情報を上記同一種類のアク
セス元装置に対応して共通に保持するよう構成されてな
り、上記サービス・プロセッサは、少なくともスキャン
・アウト処理に当って、上記メモリ制御装置に対してス
キャン・アウト処理が行なわれるべきアクセス元装置を
通知すると共に上記インデックス・レジスタの内容で与
えられるスキャン用のインデックス・アドレスを供給し
、スキャン・アウトされてきたスキャン・アウト・デー
タを上記ページ・テーブルの内容にもとづいて編集して
表示するようにしたことを特徴としている。

以下図面を参照しつつ説明する。

第１図は本発明の一実施例を示す。

図中、１はサービス・プロセッサ、２−０，２−１は夫
々主メモリ、３はメモリ制御装置、４−０．４−１ｂ；
ｚ夫々中央プロセッサ、５−０．５−１は夫々チャネル
・プロセッサ、６はインデックス・レジスタであってス
キャン用のインデックス・アドレスを格納しているもの
、７はページ・テーブルであってスキャン・アウトデー
タに対する表示などのための編集態様情報を保持するも
の、８は表示装置、９−０ないし９−３は夫々表示画面
の１頁の内容、１０はプロセッサ指定レジスタ、１１−
１はアンド・ゲートを表わしている。

本発明の場合、例えば図示中央プロセッサ４−０と４−
１とは同一機種であり同一の構成をもつものであること
から、各スキャン処理点（図示・点）に対して同じイン
デックス・アドレスＡＤＲを与えるようにしておく。

一方サービス・プロセッサ１内においては、上述の如く
、データ処理システム内の例えばスキャン・アウト処理
を行なった際における表示装置８への表示態様を記述し
たページ・テーブル７をもつが、該ページ・テーブルは
、スキャン・アウト・データを＃Ｏページ、＃１ページ
、・・・・・・の如く編集して表示すべく、＃０ページ
を編集するに当ってはどのスキャン処理点（一般には複
数）に対してスキャン・アウトを行ないかつそのスキャ
ン・アウト・データをどのように編集するかを保持して
いる。

このことから、ページ・テーブル７上に保持される例え
ば＃Ｏページに関する情報について、上記中央プロセッ
サ４−０と４−１との図示スキャン処理点（図示・点）
についての編集態様を同一ページに対応せしめておくよ
うにする。

また上記インデックス・レジスタ６においても、上記ス
キャン処理点（図示・点）に対応するインデックス・ア
ドレスＡＤＨを同一レジスタＸにまとめて保持するよう
にする。

このように構成されており、サービス・プロセッサ１が
例えば中央プロセッサ４−０に対してスキャン・アウト
を行なうに当っては次のように行なわれる。

即ち、（１）サービス・プロセッサ１はメモリ制御装置
３に対して中央プロセッサ４−０と交信することを通知
する。

この通知はオペレータによるマニュアル指示によっても
よくあるいはプログラムによって指示するようにしても
よい。

（２）これによって、メモリ制御装置３内においては、
図示レジスタ１０内の中央プロセッサ４−０に対応する
ビットが論理「１」とされる。

（３） 一方サービス・プロセッサ１においては、例え
ば＃０ページに対応する表示を行なうものとした場合、
ページ・テーブル７上の＃Ｏページに対応するテーブル
がアクセスされる。

（４）該＃０ページに対応するテーブル内）こは、当該
＃０ページを表示するに当ってスキャン・アウトされる
べきスキャン処理点のインデックス・アドレスＡＤＨを
格納しているインデックス・レジスタ６のアドレスＸが
指示されていることから、該アドレスＸにもとづいてイ
ンデックス・レジスタ６がアクセスされる。

（５）そして、対応するインデックス・アドレスＡＤＨ
によって、全アクセス元装置４−０゜４−１ ．５−０
，５−１に対してスキャン・アウトが行なわれる。

このとき、チャネル・プロセッサ５−０や５−１内に、
インデックス・アドレスＡＤＨに対応するスキャン処理
点が存在しなければ、スキャン・アウト・データが取出
されてくることはない。

中央プロセッサ４−０と４−１とには対応するスキャン
処理点が存在することから、インデックス・アドレスＡ
ＤＨに対応するスキャン処理点のスキャン・アウト・デ
ータがメモリ制御装置３に転送されてくる。

（６）メモリ制御装置３においては、レジスタ１０中の
論理「１」が立てられているアクセス元装置からのスキ
ャン・アウト・データのみをアンド・ゲート１１−ｉに
よって選択して、サービス・プロセッサ１に転送してく
る。

（７）サービス・プロセッサ１は、ページ・テーブル７
の内容にもとづいて、上記転送されてきたスキャン・ア
ウト・データを編集して表示装置８上に表示する。

（８）一般には、図示の如く、表示装置８の１画面上に
は４頁分←度に表示するようにされており、サービス・
プロセッサ１は＃００ページ示のためのスキャン・アウ
ト・データ、＃１１ページ示のためのスキャン・アウト
・データ、＃２２ページ示のためのスキャン・アウト・
データ、＃３３ページ示のためのスキャン・アウト・デ
ータの如く、例えばバッファ（図示せず）上にまとめて
、夫々編集するようにされる。

（９）また同一の１頁内に例えば中央プロセッサ４−０
上のスキャン処理点例えばＰｌ と中央プロセッサ４−
１上のスキャン処理点例えばＰＧと←緒に表示する場合
には、上記１つの頁例えば＃にページに関するスキャン
・アウトを、中央プロセッサ４−０に対してのスキャン
処理点Ｐ１に対するものと中央プロセッサ４−１に対し
てのスキャン処理点Ｐ≦に対するものとを別々に行なえ
ばよい。

以上の如くスキャン処理が行なわれるが、システムを構
成する各装置２−０．２−１．３，４−０゜４−１，５
−０，５−１などにおいて共通に存在するレジスタ、例
えば構成制御用のレジスタや各装置の動作を定義するオ
ペレーティング・レジスタなどについては、共通のイン
デックス・アドレスを与えておくようにすることが可能
となる。

このようにすることによって、上記レジスタを夫々スキ
ャン・アウトする如き場合には、インデックス・アドレ
スを変更する必要がなく、図示レジスタ１０の内容を変
更するだけで足りることとなる。

次に本発明の方式により、インデックス・アドレスの個
数およびページ・テーブルの容量を減少させることがで
きる理由を、従来方式と比較することによって、さらに
詳しく説明する。

第２図は従来方式による例、第３図は本発明に係る方式
による例を示す。

例えば２台のマルチプロセッサ・システムにおいて、従
来方式では、システム内のスキャン情報に対して、ユニ
ークなアドレス付けが必要である。

そのために、例えば第２図に示す如く、中央プロセッサ
４−０′用のインデックス・レジスタ（ＸＯ）６−０’
と中央プロセッサ４−１′用のインデックス・レジス
タ（Ｘｉ）６−１’ とが必要となり、ページ・テー
ブルについても、中央プロセッサ４−０′用のページ・
テーブル（ＰＯ）７−０′と中央プロセッサ４−１′用
のページ・テーブル（Ｐｌ ）？−１’ とが必要とな
る。

さらに表示画面にも、中央プロセッサ４−０′または４
−１′に対応して区別したエリアを設けることが必要と
なる。

これに対して、本発明を用いた場合、上述の如く、同一
機能をもつ同一種類の装置に対するスキャン情報は共通
でよいので、例えば第３図図示の如く、中央プロセッサ
４−０と中央プロセッサ４−１とに対して、ＸＯという
インデックス・レジスタ６だけを持てばよく、ページ・
テーブルについても、ＰＯのページ・テーブル７を持つ
のみでよい。

表示装置８への表示は、中央プロセッサ４−０または４
−１について、＃０ページのエリアで表示でき、別手段
で与えられる中央プロセッサの機番により、表示画面の
内容９−０として、中央プロセッサ４−０からの情報を
表示するか、中央プロセッサ４−１からの情報を表示す
るのかが決まることとなる。

同一種類の装置の数が多いほど本発明の効果が太きい。

以上説明した如く、本発明によれば、サービス・プロセ
ッサ内のインデックス・レジスタに保持するインデック
ス・アドレスの個数を大幅に減少することができ、しか
もページ・テーブルの容量をも同様に減少させて、より
望ましい機能を追加することが可能となる。

そして、上述の如く、表示装置への表示に当っても、同
一頁内に、夫々異なったアクセス元装置からのスキャン
・アウト・データを一緒に表示することができるので、
システム内のすべてのスキャン処理点に夫々独立したイ
ンデックス・アドレスを附与しておく方式の場合と操作
上全く同じ形となり、実用上側んらの不便を感じること
はない。

【図面の簡単な説明】

第１図）ま本発明の一実施例構成、第２図は従来方式に
よる処理態様説明図、第３図は本発明による処理態様説
明図を示す。 図中、１はサービス・プロセッサ、２は主メモリ、３は
メモリ制御装置、４は中央プロセッサ、５はチャンネル
・プロセッサ、６はインデックス・レジスタ、７はペー
ジ・テーブル、８は表示装置を表わす。

Claims (1)

【特許請求の範囲】
1. １ 複数個のアクセス元装置を少なくともそなえ、該ア
   クセス元装置と主記憶装置との間に介在されるメモリ制
   御装置をそなえてなり、該メモリ制御装置に接続される
   サービス・プロセッサが上記メモリ制御装置に対して上
   記複数のアクセス元装置に対する交信を指定して通知す
   るよう構成されるデータ処理システムにおいて、上記サ
   ービス・プロセッサは、上記アクセス元装置に対するス
   キャン用のインデックス・アドレスを同一機能をもつ同
   一種類のアクセス元装置に対して共通にインデックス・
   レジスタ内に保持すると共に、スキャン結果を哀詩する
   態様を保持するページ・テーブル内の情報を上記同一種
   類のアクセス元装置に対応して共通に保持するよう構成
   されてなり、上記サービス・プロセッサは、少なくとも
   スキャン・アウト処理に当って、上記メモリ制御装置に
   対してスキャン・アウト処理が行なわれるべきアクセス
   元装置を通知すると共に上記インデックス・レジスタの
   内容で与えられるスキャン用のインデックス・アドレス
   を供給し、スキャン・アウトされてきたスキャン・アウ
   ト・データを上記ページ・テーブルの内容にもとづいて
   編集して表示するようにしたことを特徴とするスキャン
   処理方式。