JPS62184516A - 電流源 - Google Patents
電流源Info
- Publication number
- JPS62184516A JPS62184516A JP62020357A JP2035787A JPS62184516A JP S62184516 A JPS62184516 A JP S62184516A JP 62020357 A JP62020357 A JP 62020357A JP 2035787 A JP2035787 A JP 2035787A JP S62184516 A JPS62184516 A JP S62184516A
- Authority
- JP
- Japan
- Prior art keywords
- current source
- transistor
- transistors
- branches
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000002457 bidirectional effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 claims description 2
- 230000003068 static effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Semiconductor Lasers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、カスコード接続された少なくとも２つのＭＯ
Ｓトランジスタを有する静止形電流源と、スイッチとし
て駆動される少なくとも１つのＭＯＳトラ〉ジヌタとを
備えた電流源に関する。
Ｓトランジスタを有する静止形電流源と、スイッチとし
て駆動される少なくとも１つのＭＯＳトラ〉ジヌタとを
備えた電流源に関する。
この種の電流源は、例えば文献［ＩＥＥＥ国際固体回路
会議＋ １９８５ １ＢＥＢ Ｉｎｔｅｒｎａｔｉｏ
ｎａｌＳｏｌｉｄ−８ｔａｔｅ Ｃ１ｒｃｕｉｔｓ Ｃ
ｏｎｆｅｒｅｎｃｅ ｌ １３゜１９８５年２月、第３
２頁」から公知である。
会議＋ １９８５ １ＢＥＢ Ｉｎｔｅｒｎａｔｉｏ
ｎａｌＳｏｌｉｄ−８ｔａｔｅ Ｃ１ｒｃｕｉｔｓ Ｃ
ｏｎｆｅｒｅｎｃｅ ｌ １３゜１９８５年２月、第３
２頁」から公知である。
この種の公知の電流源の一例が第４図１：緑理図で示さ
れている。これは、カスコード接続された２つのＭＯＳ
トランジスタＴ１、Ｔ２と、各分岐にそれぞれ７つのＭ
ＱＳスイッチングトランジスタＴ３．Ｔ４を持つ。両型
流源トランジスタＴ］、Ｔ２は固定のゲート電圧ＶＧ１
、ＶＧ２によって飽和範囲で運転される。スイッチング
トランジスタＴ３．Ｔ４はゲート電圧ＶＧＳ３．ＶＧＳ
４Ｃよりスイッチとして運転され、しかもこれらのトラ
ンジスタは導通状態（二おいてトライオード範囲で動作
する。スイッチングトランジスタＴ３が導通しているか
、またはスイッチングトランジスタＴ４が導通している
かに応じて、相応のトランジスタおよび電流源トランジ
スタＴ１、Ｔ２を介して、等しい大きさを持つ電流１１
もしくは電流■２が流れる。先Ｃ二述べた様式の回路装
置はカスコード接続された２つの電流源トランジスタＴ
１、Ｔ２によって１つのみの電流源トランジスタに比べ
て著しく高い内部インピーダンスが実現されているとい
う利点を持つ。
れている。これは、カスコード接続された２つのＭＯＳ
トランジスタＴ１、Ｔ２と、各分岐にそれぞれ７つのＭ
ＱＳスイッチングトランジスタＴ３．Ｔ４を持つ。両型
流源トランジスタＴ］、Ｔ２は固定のゲート電圧ＶＧ１
、ＶＧ２によって飽和範囲で運転される。スイッチング
トランジスタＴ３．Ｔ４はゲート電圧ＶＧＳ３．ＶＧＳ
４Ｃよりスイッチとして運転され、しかもこれらのトラ
ンジスタは導通状態（二おいてトライオード範囲で動作
する。スイッチングトランジスタＴ３が導通しているか
、またはスイッチングトランジスタＴ４が導通している
かに応じて、相応のトランジスタおよび電流源トランジ
スタＴ１、Ｔ２を介して、等しい大きさを持つ電流１１
もしくは電流■２が流れる。先Ｃ二述べた様式の回路装
置はカスコード接続された２つの電流源トランジスタＴ
１、Ｔ２によって１つのみの電流源トランジスタに比べ
て著しく高い内部インピーダンスが実現されているとい
う利点を持つ。
しかしながら、この回路装置は電流源トランジスタＴｌ
、Ｔ２とスイッチングトランジスタＴ３、Ｔ４との接続
点に存在する破線で図示された寄生静電容量ＣＰがスイ
ッチングトランジスタＴ３、Ｔ４のドレイン電圧（二依
存して各スイッチング過程で充放電されるという欠点を
有する。これ（二よって各切換過程の開始位相において
目標電流■１もしくはＴ２からずれた電流が流れる。
、Ｔ２とスイッチングトランジスタＴ３、Ｔ４との接続
点に存在する破線で図示された寄生静電容量ＣＰがスイ
ッチングトランジスタＴ３、Ｔ４のドレイン電圧（二依
存して各スイッチング過程で充放電されるという欠点を
有する。これ（二よって各切換過程の開始位相において
目標電流■１もしくはＴ２からずれた電流が流れる。
本発明の目的は、冒頭に述べた電流源において、目標電
流からの上述の如きずれを避けることができるようＣ二
することにある。
流からの上述の如きずれを避けることができるようＣ二
することにある。
上記の目的は、本発明によれば、冒頭に述べたようなＭ
ＯＳトランジスタにおいて、少なくとも２つの分岐を有
し、それらの分岐に少なくとも１つの電流源トランジス
タが共通であり、両分岐が同時（＝池の電流源トランジ
スタをなす少なくとも１つのスイッチングトランジスタ
を含むことによって達成される。
ＯＳトランジスタにおいて、少なくとも２つの分岐を有
し、それらの分岐に少なくとも１つの電流源トランジス
タが共通であり、両分岐が同時（＝池の電流源トランジ
スタをなす少なくとも１つのスイッチングトランジスタ
を含むことによって達成される。
以下１図面の第１図ないし第３図に示された実施例を参
照しながら、本発明を更（二詳細に説明する。
照しながら、本発明を更（二詳細に説明する。
第１図は本発明による電流源の実施例の原理回路図、第
２図は本発明による電流源の他の実施例の原理回路図、
第３図は本発明（二よる電流源のスイッチングトランジ
スタもしくは電流源トランジスタのゲート電圧を発生す
る回路装置の実施例の原理回路図である。
２図は本発明による電流源の他の実施例の原理回路図、
第３図は本発明（二よる電流源のスイッチングトランジ
スタもしくは電流源トランジスタのゲート電圧を発生す
る回路装置の実施例の原理回路図である。
第１図の本発明による電流源の実施例では、電流源トラ
ンジスタをなすＭＯＳトランジスタＴ＋２が設けられ、
各分岐には別のＭＯＳトランジスタＴ］３もしくはＴ１
４が設けられている。この場合に、電流源トランジスタ
Ｔ１２は第４図による従来の回路装置の電流源トランジ
スタＴ】に相当する。
ンジスタをなすＭＯＳトランジスタＴ＋２が設けられ、
各分岐には別のＭＯＳトランジスタＴ］３もしくはＴ１
４が設けられている。この場合に、電流源トランジスタ
Ｔ１２は第４図による従来の回路装置の電流源トランジ
スタＴ】に相当する。
第４図による従来の電流源とは違って、第４図による電
流源のトランジスタＴ３もしくはＴ４に対応する形式の
トランジスタＴＩ３もしくはＴ目がスイッチングトラン
ジスタのみならず、同時（二重流源トランジスタも形成
している。即ち、トランジスタＴ１２．Ｔ１３もしくは
Ｔ］２．Ｔ１４が、それぞれカスコード接続された電流
源トランジスタ対として、第４図（二よる従来の電流源
のトランジスタＴｌ、Ｔ２の意味で形成されている。
流源のトランジスタＴ３もしくはＴ４に対応する形式の
トランジスタＴＩ３もしくはＴ目がスイッチングトラン
ジスタのみならず、同時（二重流源トランジスタも形成
している。即ち、トランジスタＴ１２．Ｔ１３もしくは
Ｔ］２．Ｔ１４が、それぞれカスコード接続された電流
源トランジスタ対として、第４図（二よる従来の電流源
のトランジスタＴｌ、Ｔ２の意味で形成されている。
したがって、本発明（二よれは、両トランジスタＴ１３
．Ｔ］４が同時Ｃ二重流源トランジスタの機能とスイッ
チングトランジスタの機能とを果たすことが重要である
。これは、トランジスタＴ］３、Ｔ１４が飽和領域で運
転され、そのためにその都度両トランジスタのうちの一
方が導通するように両トランジスタＴ］３．Ｔ１４のゲ
ート電圧が２つの適当な一定電圧の間で切換えられるこ
と（二によって行われる。第１図による電流源における
トランジスタのそれぞれのゲート電圧はＶ（Ｈ２もしく
はＶＧＳ］３もしくはＶＧＳ ］ ４にて示されている
。
．Ｔ］４が同時Ｃ二重流源トランジスタの機能とスイッ
チングトランジスタの機能とを果たすことが重要である
。これは、トランジスタＴ］３、Ｔ１４が飽和領域で運
転され、そのためにその都度両トランジスタのうちの一
方が導通するように両トランジスタＴ］３．Ｔ１４のゲ
ート電圧が２つの適当な一定電圧の間で切換えられるこ
と（二によって行われる。第１図による電流源における
トランジスタのそれぞれのゲート電圧はＶ（Ｈ２もしく
はＶＧＳ］３もしくはＶＧＳ ］ ４にて示されている
。
電流源トランジスタとしてと同時にスイッチングトラン
ジスタとして動作する両トランジスタＴ］３およびＴ１
４が飽和領域で運転されることによって、これらの両ト
ランジスタのソース結節点をなす共通結節点におけるド
レイン電圧に関係なく１．電圧が一定Ｃ二保たれ、それ
（二より寄生の静電容量Ｃｐの有害な充放電が回避され
る。
ジスタとして動作する両トランジスタＴ］３およびＴ１
４が飽和領域で運転されることによって、これらの両ト
ランジスタのソース結節点をなす共通結節点におけるド
レイン電圧に関係なく１．電圧が一定Ｃ二保たれ、それ
（二より寄生の静電容量Ｃｐの有害な充放電が回避され
る。
第１図（二よる電流源の分岐の少なくとも一方は、特（
二は図示されていない容叶性負荷に接続されることがで
き、この負荷を介して例えば電流■］が基準電位ｉｎ向
けて流れる。
二は図示されていない容叶性負荷に接続されることがで
き、この負荷を介して例えば電流■］が基準電位ｉｎ向
けて流れる。
第２図は、原理的には第１図（二よる実施例に対応する
が、しかし双方向性の電流源を実現するために第１図≦
二対応する２つの相補形の回路部分が設けられている本
発明による電流源の実施例を示す。その場合（二対窓す
るトランジスタはＴ］２〜Ｔ１４もしくはＴ２２〜Ｔ２
４にて、対応するゲート電圧はＶＧ］２ ； ＶＧＳ］
３． ＶＧＳ１４もしくはＶＧ２２ ； Ｖに８２３
，ＶＧＳ２４ にて示されている。
が、しかし双方向性の電流源を実現するために第１図≦
二対応する２つの相補形の回路部分が設けられている本
発明による電流源の実施例を示す。その場合（二対窓す
るトランジスタはＴ］２〜Ｔ１４もしくはＴ２２〜Ｔ２
４にて、対応するゲート電圧はＶＧ］２ ； ＶＧＳ］
３． ＶＧＳ１４もしくはＶＧ２２ ； Ｖに８２３
，ＶＧＳ２４ にて示されている。
図示されている出力端に生じる電流はＩ］］、Ｉ］２も
しくは１２］、１２２にて示され、その場合に接続され
た電流源の相補形の構成により矢印で示さてた反対向き
の電流が生じる。
しくは１２］、１２２にて示され、その場合に接続され
た電流源の相補形の構成により矢印で示さてた反対向き
の電流が生じる。
第３図には第１図による実施例Ｃ二対窓する（第２図に
よる実施例（二も類似する）電流源のためのゲート電圧
発生回路装置が示されている。この実施例では、ダイオ
ードとして接続されている直列の２つのＭＯＳトランジ
スタＴＤ１、ＴＤ２が設けられ、これらのＭＯＳトラン
ジスタには基準電流ＩＲｅｆが供給される。電流源トラ
ンジスタとしてと同時にスイッチングトランジスタとし
て動作するトランジスタＴ１３、Ｔ１４を農述のように
飽和領域における運転のために２つの適当な一定のゲー
ト電圧を供給するためＣ二、スイッチＳが設けられ、こ
のスイッチによって、ダイオードとして接続されたトラ
ンジスタＴＤ１、ＴＤ２の間でゲートが次のように切換
可能になっている。即ち、トランジスタのゲートに一方
の場合（看ま両ダイオードの合成電圧がかかシ、他方の
場合には下側のダイオードＴＤＩの電圧がかかるように
切換可能Ｃ二なっている。この結果その都度一方のトラ
ンジスタ（例えばトランジスタＴ］３）に両ダイオード
の電圧がかかシ、他方のトランジスタ（例えばトランジ
スタＴＪ４）ｉ１下側のダイオードＴＤＩの電圧がかか
るよう（二なる。この場合に、同時に下側のダイオード
ＴＤＩの電圧は、同様に飽和領域で運転される電流源ト
ランジスタＴ１２のためのゲート電圧にもなシ得る。
よる実施例（二も類似する）電流源のためのゲート電圧
発生回路装置が示されている。この実施例では、ダイオ
ードとして接続されている直列の２つのＭＯＳトランジ
スタＴＤ１、ＴＤ２が設けられ、これらのＭＯＳトラン
ジスタには基準電流ＩＲｅｆが供給される。電流源トラ
ンジスタとしてと同時にスイッチングトランジスタとし
て動作するトランジスタＴ１３、Ｔ１４を農述のように
飽和領域における運転のために２つの適当な一定のゲー
ト電圧を供給するためＣ二、スイッチＳが設けられ、こ
のスイッチによって、ダイオードとして接続されたトラ
ンジスタＴＤ１、ＴＤ２の間でゲートが次のように切換
可能になっている。即ち、トランジスタのゲートに一方
の場合（看ま両ダイオードの合成電圧がかかシ、他方の
場合には下側のダイオードＴＤＩの電圧がかかるように
切換可能Ｃ二なっている。この結果その都度一方のトラ
ンジスタ（例えばトランジスタＴ］３）に両ダイオード
の電圧がかかシ、他方のトランジスタ（例えばトランジ
スタＴＪ４）ｉ１下側のダイオードＴＤＩの電圧がかか
るよう（二なる。この場合に、同時に下側のダイオード
ＴＤＩの電圧は、同様に飽和領域で運転される電流源ト
ランジスタＴ１２のためのゲート電圧にもなシ得る。
ダイオード区間ＴＤ１、ＴＤ２の電圧を保持するためＣ
二、特にコンデンサＣ１、Ｃ２が設（すられている。
二、特にコンデンサＣ１、Ｃ２が設（すられている。
ダイオードとして接続されている両トランジスタ’Ｉ”
Ｄ］、ＴＤ２およびトランジスタＴ１２．ＴＩ３は一つ
の電流ミラーをなしているが、図を簡単（二するためト
ランジスタＴ］４を備えた他方の分岐に対する相応の構
成は特には図示されていない。
Ｄ］、ＴＤ２およびトランジスタＴ１２．ＴＩ３は一つ
の電流ミラーをなしているが、図を簡単（二するためト
ランジスタＴ］４を備えた他方の分岐に対する相応の構
成は特には図示されていない。
もちろんその場合（二は、ダイオードとして接続された
トランジスタＴＤ１、’ｒＤ２の直列回路はトランジス
タＴ１４のゲート電圧の発生にも使用することができる
。
トランジスタＴＤ１、’ｒＤ２の直列回路はトランジス
タＴ１４のゲート電圧の発生にも使用することができる
。
以上のように本発明によれば、少なくとも２つの分岐を
有し、それらの分岐（ニルなくとも１つの電流源トラン
ジスタが共通であり１両分岐が同時に他の電流源トラン
ジスタをなす少なくとも１つのスイッチングトランジス
タを含むことによって、各切換過程の開始位相において
目標電流からのずれを避けることができる。
有し、それらの分岐（ニルなくとも１つの電流源トラン
ジスタが共通であり１両分岐が同時に他の電流源トラン
ジスタをなす少なくとも１つのスイッチングトランジス
タを含むことによって、各切換過程の開始位相において
目標電流からのずれを避けることができる。
第１図は本発明（二よる電流源の実施例の原理回路図、
第２図は本発明Ｃ二よる電流源の他の実施例の原理回路
図、第３図は本発明による電流源のスイッチングトラン
ジスタもしくは電流源トランジスタのゲート電圧を発生
する回路装置の実施例の原理回路図、第４図は従来の電
流源の一例を示す回路図である。 Ｔ１２．Ｔ２２・・・電流源トランジスタ、 Ｔ１３゜
Ｔ１４．Ｔ２３．Ｔ２４・・・スイッチングトランジス
久ＴＤ１、ＴＤ２・・・ダイオードとして接続されたＭ
ＯＳトランジスタ。 ＩＧ ４ ＩＧ １ ＩＧ３
第２図は本発明Ｃ二よる電流源の他の実施例の原理回路
図、第３図は本発明による電流源のスイッチングトラン
ジスタもしくは電流源トランジスタのゲート電圧を発生
する回路装置の実施例の原理回路図、第４図は従来の電
流源の一例を示す回路図である。 Ｔ１２．Ｔ２２・・・電流源トランジスタ、 Ｔ１３゜
Ｔ１４．Ｔ２３．Ｔ２４・・・スイッチングトランジス
久ＴＤ１、ＴＤ２・・・ダイオードとして接続されたＭ
ＯＳトランジスタ。 ＩＧ ４ ＩＧ １ ＩＧ３
Claims (1)
- 【特許請求の範囲】 １）カスコード接続された少なくとも２つのＭＯＳトラ
ンジスタを有する静止形電流源と、スイッチとして運転
される少なくとも１つのＭＯＳトランジスタとを備えた
電流源において、少なくとも２つの分岐を有し、両分岐
に少なくとも１つの電流源トランジスタ（Ｔ１２；Ｔ１
２、Ｔ２２）が共通であり、両分岐は同時に他の電流源
トランジスタをなす少なくとも１つのスイッチングトラ
ンジスタ（Ｔ１３、Ｔ１４；Ｔ１３、Ｔ１４もしくはＴ
２３、Ｔ２４）を含むことを特徴とする電流源。 ２）双方向性の電流源を実現するために少なくとも１つ
の別の相補形の分岐を有することを特徴とする特許請求
の範囲第１項記載の電流源。 ３）分岐の少なくとも１つに容量性負荷が接続れている
ことを特徴とする特許請求の範囲第１項または第２項記
載の電流源。 ４）スイッチングトランジスタ（Ｔ１３、Ｔ１４；Ｔ１
３、Ｔ１４もしくはＴ２３、Ｔ２４）の回路電圧供給の
ため、もしくは電流源トランジスタ（Ｔ１２；Ｔ１２、
Ｔ２２）の回路電圧供給のために、少なくとも２つの直
列になっているダイオードとして接続されたＭＯＳトラ
ンジスタ（ＴＤ＿１、ＴＤ＿２）が設けられ、これらの
ＭＯＳトランジスタはスイッチングトランジスタおよび
電流源トランジスタと共に電流ミラーを構成し、ダイオ
ードとして接続されたＭＯＳトランジスタの一つから各
電流源トランジスタのゲート電圧が取り出され、各スイ
ッチングトランジスタのゲート電圧はダイオードとして
接続されたＭＯＳトランジスタによって切換可能に取り
出せることを特徴とする特許請求の範囲第１項ないし第
３項のいずれか１項に記載の電流源。 ５）ダイオードとして接続されたＭＯＳトランジスタ（
ＴＤ＿１、ＴＤ＿２）にそれぞれ保持コンデンサ（Ｃ＿
１、Ｃ＿２）が接続されていることを特徴とする特許請
求の範囲第４項記載の電流源。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3603241,7 | 1986-02-03 | ||
| DE3603241 | 1986-02-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62184516A true JPS62184516A (ja) | 1987-08-12 |
| JP2782436B2 JP2782436B2 (ja) | 1998-07-30 |
Family
ID=6293251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62020357A Expired - Lifetime JP2782436B2 (ja) | 1986-02-03 | 1987-01-30 | 電流源 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4841222A (ja) |
| EP (1) | EP0231872B1 (ja) |
| JP (1) | JP2782436B2 (ja) |
| KR (1) | KR950010132B1 (ja) |
| AT (1) | ATE77180T1 (ja) |
| DE (1) | DE3779666D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006031596A (ja) * | 2004-07-21 | 2006-02-02 | Renesas Technology Corp | 電流源回路及び差動増幅器 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4315296C2 (de) * | 1993-05-07 | 2000-03-02 | Siemens Ag | Stromquellenanordnung zum Erzeugen mehrfacher Referenzströme |
| BE1008031A3 (nl) * | 1994-01-20 | 1995-12-12 | Philips Electronics Nv | Storingsongevoelige inrichting voor opwekken van instelstromen. |
| GB9404013D0 (en) * | 1994-03-02 | 1994-04-20 | Inmos Ltd | Current generating unit |
| DE69514090T2 (de) * | 1995-03-31 | 2000-05-25 | St Microelectronics Srl | Oszillatorschaltung mit einer versorgungsspannungsunabhängigen Oszillatorfrequenz |
| US5990753A (en) * | 1996-01-29 | 1999-11-23 | Stmicroelectronics, Inc. | Precision oscillator circuit having a controllable duty cycle and related methods |
| US10193507B1 (en) | 2017-07-31 | 2019-01-29 | Analog Devices Global | Current switching circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5244427A (en) * | 1975-10-03 | 1977-04-07 | Koyo Kensetsu Kougiyou Kk | Fourrway switch cock for gases |
| JPS5984930U (ja) * | 1983-10-26 | 1984-06-08 | 富士通株式会社 | レベルシフト回路装置 |
| JPS59139723A (ja) * | 1983-01-31 | 1984-08-10 | Fujitsu Ltd | 差動スイツチ回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4345604A (en) * | 1976-01-22 | 1982-08-24 | Vitafin N.V. | Long life cardiac pacer with switching power |
| DE3069124D1 (en) * | 1979-03-13 | 1984-10-18 | Ncr Co | Write/restore/erase signal generator for volatile/non-volatile memory system |
| JPS5990412A (ja) * | 1982-11-15 | 1984-05-24 | Nec Corp | 双方向性定電流駆動回路 |
| US4504779A (en) * | 1983-03-11 | 1985-03-12 | Hewlett-Packard Company | Electrical load drive and control system |
| US4525682A (en) * | 1984-02-07 | 1985-06-25 | Zenith Electronics Corporation | Biased current mirror having minimum switching delay |
| US4684831A (en) * | 1984-08-21 | 1987-08-04 | Applied Micro Circuits Corporation | Level shift circuit for interfacing between two different voltage levels using a current mirror circuit |
| US4684880A (en) * | 1986-12-09 | 1987-08-04 | Trw Inc. | Reference current generator circuit |
-
1987
- 1987-01-28 EP EP87101174A patent/EP0231872B1/de not_active Expired - Lifetime
- 1987-01-28 AT AT87101174T patent/ATE77180T1/de not_active IP Right Cessation
- 1987-01-28 DE DE8787101174T patent/DE3779666D1/de not_active Expired - Lifetime
- 1987-01-30 JP JP62020357A patent/JP2782436B2/ja not_active Expired - Lifetime
- 1987-01-30 US US07/009,251 patent/US4841222A/en not_active Expired - Lifetime
- 1987-01-31 KR KR1019870000756A patent/KR950010132B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5244427A (en) * | 1975-10-03 | 1977-04-07 | Koyo Kensetsu Kougiyou Kk | Fourrway switch cock for gases |
| JPS59139723A (ja) * | 1983-01-31 | 1984-08-10 | Fujitsu Ltd | 差動スイツチ回路 |
| JPS5984930U (ja) * | 1983-10-26 | 1984-06-08 | 富士通株式会社 | レベルシフト回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006031596A (ja) * | 2004-07-21 | 2006-02-02 | Renesas Technology Corp | 電流源回路及び差動増幅器 |
| JP4667781B2 (ja) * | 2004-07-21 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 電流源回路及び差動増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0231872A3 (en) | 1989-03-22 |
| JP2782436B2 (ja) | 1998-07-30 |
| KR870008242A (ko) | 1987-09-25 |
| EP0231872B1 (de) | 1992-06-10 |
| DE3779666D1 (de) | 1992-07-16 |
| KR950010132B1 (ko) | 1995-09-07 |
| US4841222A (en) | 1989-06-20 |
| EP0231872A2 (de) | 1987-08-12 |
| ATE77180T1 (de) | 1992-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0542488Y2 (ja) | ||
| US3740581A (en) | Precision switching circuit for analog signals | |
| JPH02226409A (ja) | 周囲温度と供給電圧の変動を受けない基準電圧を発生する電圧発生器 | |
| JPS62184516A (ja) | 電流源 | |
| US4764689A (en) | Sample-and-hold circuit arrangement | |
| JPH08279750A (ja) | コンパレータ及びａ／ｄコンバータ並びに当該コンパレータへ適用可能なスイッチの制御方法 | |
| US4306159A (en) | Bipolar inverter and NAND logic circuit with extremely low DC standby power | |
| KR890011216A (ko) | Mos형 집적회로의 전원 재공급회로 | |
| JPS6051323A (ja) | Ｃｍｏｓ伝送回路 | |
| EP0399226A3 (en) | Voltage clamping circuit | |
| KR920013442A (ko) | 집적 회로용 용량성-부하 고속 구동 회로 | |
| JP6185032B2 (ja) | 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置 | |
| EP0473365B1 (en) | Differential input circuit | |
| US4254345A (en) | Output circuit for bucket-brigade devices | |
| US6060913A (en) | Electrical system with small signal suppression circuitry | |
| KR910010856A (ko) | 주파수 변환기용 전원스위칭 회로 | |
| KR910018900A (ko) | 병렬 가산기 | |
| JPS636908A (ja) | 定電流源回路 | |
| JPS5847837Y2 (ja) | インバ−タ | |
| US4982108A (en) | Low current CMOS translator circuit | |
| KR0168356B1 (ko) | 산술 평균 발생기 | |
| KR100243495B1 (ko) | 전압비교기 | |
| US3424922A (en) | Transistor switch | |
| JPH0442615A (ja) | 半導体集積回路 | |
| JPH08204529A (ja) | 電流スイッチ回路およびｄａ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |