KR100243495B1 - 전압비교기 - Google Patents

전압비교기 Download PDF

Info

Publication number
KR100243495B1
KR100243495B1 KR1019930703906A KR930703906A KR100243495B1 KR 100243495 B1 KR100243495 B1 KR 100243495B1 KR 1019930703906 A KR1019930703906 A KR 1019930703906A KR 930703906 A KR930703906 A KR 930703906A KR 100243495 B1 KR100243495 B1 KR 100243495B1
Authority
KR
South Korea
Prior art keywords
voltage
current
switch means
active load
control
Prior art date
Application number
KR1019930703906A
Other languages
English (en)
Other versions
KR940701602A (ko
Inventor
앤드류메디코트 헐
Original Assignee
마이크 휘트로크
텍사스 인스트루먼츠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크 휘트로크, 텍사스 인스트루먼츠 리미티드 filed Critical 마이크 휘트로크
Publication of KR940701602A publication Critical patent/KR940701602A/ko
Application granted granted Critical
Publication of KR100243495B1 publication Critical patent/KR100243495B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H03K3/356139—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration
    • H03K3/356043—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Dc-Dc Converters (AREA)

Abstract

스위치에 의해 함께 접속된 전압-전류 변환기의 회로망을 구성하는 전압 비교기는 2개의 입력 전압의 상대 크기를 나타내는 출력 신호를 제공하도록 동작할 수 있다.

Description

전압 비교기
본 발명은 전압 비교기에 관한 것이다.
전압 비교기의 기능은 전압 비교기의 각 입력부에 입력된 2가지 전압 중 어느 것이 큰지를 표시하기 위한 것이다.
본 발명의 목적은 집적 회로로서 제조하는데 특히 적합한 전압 비교기를 제공하는데 있다.
전압 비교기의 입력부에 인가된 2개의 전압 중 어느 것이 큰지를 나타내는 출력 신호를 제공하도록 동작가능한 본 발명의 전압 비교기는 전압-전류 변환기를 사용하여 2개의 인가된 전압에 각각 대응하는 제1 및 제2 전류를 발생시키는 단계, 상기 전류에서의 동작을 지속하도록 설정될 수 있는 각각의 능동 부하에 상기 제1 및 제2 전류를 인가하는 단계, 상기 제1 및 제2 전류에서의 동작을 지속하도록 능동 부하를 설정하는 단계, 상기 2개의 인가 전압 대신에 공통 입력 전압, 즉 2개의 인가 전압의 평균전압을 상기 전압-전류 변환기에 인가하는 단계, 상기 공통 입력 전압에 대응하는 거의 동일한 전류를 발생시키는 단계, 제1 및 제2 전류를 전도시키도록 설정되는 능동 부하에 제1 및 제2 전류 대신에 동일 전류를 인가하는 단계, 및 상기 실질적으로 동일 전류가 상기 제1 및 제2 전류 대신에 인가될 때, 능동 부하에서 발생하는 소정의 전압 변화의 감지를 표시하는 출력 신호를 제공하는 단계를 포함한다.
전압 비교기는 캐패시터에 의해 소정의 오프셋 전압을 저장하지 않고 종래의 전압 비교기에 비해 오프셋 전압을 거의 감소시킬 수 있다.
바람직하게, 재생 스위칭 회로는 거의 동일한 전류가 상기 제1 및 제2 전류대신에 인가될 때, 능동 부하에서 발생하는 소정의 전압 변화의 감지를 표시하는 출력 신호를 제공하기 위해 능동 부하들 사이에 접속된다.
바람직하게는, 재생 스위칭 회로는 쌍안정 래치 회로이다.
바람직하게, 쌍안정 래치 회로는 제1 및 제2 절연 게이트 전계 효과 트랜지스터(Insulated gate field effect transistor : IGFET), 제2 IGFET의 드레인 전극과 능동 부하 중 하나에 접속된 제1 IGFET의 게이트 전극, 및 제1 IGFET의 드레인 전극과 다른 능동 부하에 접속된 제2 IGFET의 게이트 전극을 포함한다.
바람직하게, 각 능동 부하는 처음에, 능동 부하에 인가된 전류를 전도시키기 위하여 자체에서 제어 전압을 발생시키도록 동작하고, 능동 부하가 인가된 전류를 전도하면서 발생된 제어 전압만을 저장하고 응답하는 상태로 동작할 수 있는 전압제어 전류 싱크이다.
바람직하게, 전압 제어 전류 싱크가 스위치 수단에 의해 드레인 전극에 접속 가능한 게이트 전극을 가진 IGFET를 포함한다.
전압 비교기의 한가지 배열은 제1 스위치 수단에 의해 제1 전압-전류 변환기의 제어부에 접속가능한 제1 입력부, 제2 스위치 수단에 의해 제2 전압-전류 변환기의 제어부에 접속가능한 제2 입력부를 가지고, 전압-전류 변환기의 제어부가 동작시 전하를 저장할 수 있고, 제3 스위치 수단에 의해 서로 접속될 수 있으며, 상기 제1 및 제2 전류가 비도통 상태의 상기 제3 스위치 수단과 도통 상태의 제1 및 제2 스위치 수단으로 발생되고, 거의 동일한 전류가 도통 상태의 제3 스위치 수단으로 발생되고, 거의 동일한 전류가 도통 상태의 제3 스위치 수단과 비도통 상태의 제1 및 제2 스위치 수단으로 발생된다.
비교기에 의해 사용된 각 능동 부하는 능동 부하에 공급된 전류가 공급된 전류와 동일할 때까지 제어 전압을 조정함으로써 공급된 전류를 싱크하는 제1 상태와 능동 부하가 능동 부하에 공급된 전류를 "기억"하고, 제1 상태에서 발생된 제어 전압만을 저장하고, 이에 응답함으로써 그 전류에서의 동작을 지속하는 제2 상태 사이에서 변환할 수 있다.
또한, 본 발명은 전류를 능동 부하에 공급하기 위해 접속된 전압-전류 변환기를 포함하는데, 능동 부하는 능동 부하에 인가된 전류를 전도시키기 위하여 자체에서 제어 전압을 발생시키도록 동작하고, 인가된 전류를 전도시키는 중에 발생된 제어 전압만을 저장하고, 응답하는 상태에서 동작할 수 있는 전압 제어 전류 싱크이다.
바람직하게, 전압 제어 전류 싱크는 스위치 수단에 의해 드레인 전극에 접속 가능한 게이트 전극을 갖는 IGFET를 포함한다. 동작시에, 스위치 수단은 IGFET가 제어 전압을 발생시키고 인가 전류를 전도시키도록 도통 상태가 되고, IGFET가 전류를 기억하기 위해 스위치는 비도통 상태가 된다.
본 발명의 한 특성에 따른 전압 비교기와 본 발명의 다른 특성에 따른 전압 비교기의 부분은 다음의 도면에 기초하여 보다 상세하게 기술된다.
제1도는 전압 비교기를 나타내는 회로도.
제2도는 회로 배열을 나타내는 회로도.
제1도를 참조하면, 전압 비교기는 P-채널 향상 모드 IGFET(1)을 구성하는 제1 전압-전류 변환기를 포함하는데, IGFET(1)은 드레인 전극 P-채널 IGFET(1)의 드레인 전극과 접속된 제1 N-채널 향상 모드 IGFET(2)와, 드레인 전극이 제1 N-채널 IGFET(2)의 드레인 전극과 접속되고 그 소스 전극은 제1 N-채널 IGFET(2)의 게이트 전극과 접속된 제2 N-채널 향상 모드 IGFET(4)로 구성되는 능동 부하에 접속된다. 제3 IGFET(3)은 IGFET(1)의 게이트 전극에 접속된 소스 전극을 갖는다.
제1도를 참조하면, 전압 비교기는 드레인 전극이 제4 N-채널 IGFET(7)의 드레인 전극에 접속되는 제2 P-채널 IGFET(6), 및 드레인 전극이 N-채널 IGFET(7)의 드레인 전극에 드레인 접속되고, 소스 전극이 N-채널 IGFET(7)의 게이트 접속되는 제5 N-채널 IGFET(9)로 구성되는 전압- 전류 변환기를 포함한다. 제6 IGFET(8)의 소스 전극은 IGFET(6)의 게이트 전극에 접속된다. 모든 IGFET들은 향상 모드 디바이스이다.
제1도를 참조하면, 전압 비교기는 IGFET(5)의 드레인 전극 N-채널 IGFET(6)의 게이트 전극에 접속되고, 이것의 소스 전극이 N-채널 IGFET(1)의 게이트 전극에 접속되는 제7 N 패널 IGFET(5)를 포함한다. IGFET(1 및 6)에 N-채널 IGFET(5)를 접속하는 것은 반대로 할 수도 있다.
제1도를 참조하면, 제8 N-채널 IGFET(10)은 N-채널 IGFET(2)와 병렬로 접속되는데, IGFET(10)의 드레인 전극 및 소스 전극에는 IGFET(2)의 드레인 전극 및 소스 전극이 각각 접속되고, 제8 N-채널 IGFET(10)의 게이트 전극은 N-채널 IGFET(7)의 드레인 전극에 접속된다. 제9 N-채널 IGFET(11)은 N-채널 IGFET(7)과 병렬로 접속되는데, IGFET(11)의 드레인 전극 및 소스 전극은 IGFET(7)의 드레인 전극 및 소스 전극에 각각 접속된다. N-채널 IGFET(2, 7, 10 및 11)의 소스 전극은 함께 접속된다. N-채널 IGFET(10 및 11)은 N-채널 IGFET(2 및 7)의 드레인 전극들 사이에 접속된 쌍안정 래치 회로를 형성한다. P-채널 IGFET(1 및 6)의 소스 전극은 함께 접속된다. 전류는 전류원(16)에 의해 IGFET(1 및 6)에 공급된다.
제1도를 참조하면, 전압 비교기는 N-채널 IGFET(3)의 드레인 전극인 제1 입력부(12), N-채널 IGFET(8)의 드레인 전극인 제2 입력부(13), N-채널 IGFET(2, 4 및 10)의 드레인 전극의 공통 접속부인 제1 출력부(14) 및 N-채널 IGFET(7, 9 및 11)의 드레인 전극의 공통 접속부인 제2 출력부(15)를 갖는다. 또한, 전압 비교기는 전류원(16)에 접속된 정(+) 전압 공급부와 N-채널 IGFET(2, 7, 10 및 11)의 소스 전극의 공동 접속부인 부(-) 전압 공급부를 갖는다.
제1도에 도시된 전압 비교기는 2가지 동작 상태를 갖는다.
제1도의 전압 비교기가 제1 동작 상태일 때, N-채널 IGFET(3, 4, 8 및 9)는 도통 상태이고, N-채널 IGFET(5)는 비도통 상태이다. 입력부(12 및 13)에 인가된 입력 전압(IN1 및 IN2)은 각각 도통하게 하는 P-채널 IGFET(1 및 6)의 게이트 전극에 각각 전송된다. P-채널 IGFET(1)의 경우에, 전류는 드레인 전극으로 흐르고, N-채널 IGFET(2)의 게이트 전극은 N-채널 IGFET(4)에 의해 이것에 도달하는 전류에 의해 하전된다. N-채널 IGFET(2)의 게이트 전극에서 설정된 전하는 IGFET(1 및 2)를 도통시키고 공통 드레인 전류와 드레인 전압 사이의 동적 상태를 함께 설정하며, N-채널 IGFET(2)의 게이트 전압은 IGFET(4)에 의해 게이트 전극에 드레인 전극의 접속에 의해 드레인 전압과 동일하게 된다. IGFET(1 및 2)의 공동 드레인 전류는 입력 전압(IN1)에 따라 변한다. IGFET(1)는 전압-전류 변환기로서 작용한다. IGFET(4)는 도통시키는 IGFET(2)는 전류-전압 변환기로서 작용하여 게이트 전압이 필요한 전류를 발생시킨다. IGFET(4)가 비도통 상태일 때, IGFET(2)는 게이트 캐패시턴스 저장된 전하에 의해 미리 설정된 전류를 계속 통과시킨다.
제1 동작 상태인 제1도의 전압 비교기에 있어서, IGFET(6 및 7)은 IGFET(1 및 2)와 유사한 방식으로 작동함으로, IGFET(6 및 7)은 또한 이 경우에 IN2인 입력 전압에 따라 변하는 드레인 전류를 전도한다.
제1 동작 상태인 제1도의 전압 비교기에 있어서, IN1 및 IN2가 동일하지 않을 경우, 즉 IN1가 IN2보다 적을 때, IGFET(1 및 2)의 드레인 전압은 IGFET(6 및 7)의 드레인 전압보다 높다. 드레인 전압들 사이의 차는 도통되는 N-채널 IGFET(10 및 11)에 인가되지만, IGFET(2 및 7)이 교차 접속 IGFET(10 및 11)의 게이트를 감소시키는 중(重)부하로 작용하기 때문에, 쌍안정 래치로 작용할 수 없다.
제1도에 도시된 전압(IN1 및 IN2)에 따라 변하는 전류를 전도시키는 전압-전류 변환기 IGFET(1 및 6)에 있어서, IGFET(1, 2, 6 및 7)의 게이트 전극이 드레인 전극을 발생시키는 게이트 신호를 저장시키도록 작동하기 때문에, N-채널 IGFET(3, 4, 8 및 9)는 능동 부하(2 및 7)로 흐르는 전류의 영향을 받지 않도록 비도통 상태로 변화된다. 즉, IGFET(1, 2, 6 및 7)은 각각의 상태를 기억하고 이전 레벨에서 드레인 전류로 유지할 수 있다.
제1도를 참조하면, 출력부(14)에 관한 출력부(15)에서의 전압은 입력 전압(IN1 및 IN2) 중 어느 것이 큰지를 표시한다. 그러나, 출력부(14 및 15)에서 나타나는 전압은 전압 비교기에 사용된 디바이스 사이의 차에 의해 발생된 오프셋 전압을 포함하여, 전압 비교기의 2개의 측면에서 서로 동일하지 않게 조절되어 회로의 2개 측사이의 작은 불균형이 발생하지는 않는다. 특히, 전압 비교기로부터의 출력 전압이 OUT1 및 OUT2인 경우, 양쪽의 전압-전류 비교기가 거의 동일한 이득을 갖는다고 가정하면 다음과 같이 도시된다.
OUT1 - OUT2 = -이득(IN1 - IN2 + OFFSET)
제1도를 참조하면, 거의 감소된 오프셋 전압을 갖는 출력 신호는 N-채널 IGFET(5)가 도통되고, N-채널 IGFET(3, 4, 8 및 9)는 비도통되는 것을 요구하는 제2 동작 상태로 전압 비교기를 변화시킴으로써 획득될 수 있다. 상술한 바와 같이, 전압-전류 변환기 및 능동 부하는 N-채널 IGFET(3, 4, 8 및 9)가 비도통 상태로 된 후 전류를 기억하므로, 전압 비교기의 상태는 비도통 상태로 되어 IGFET(3, 4, 8 및 9)에 의한 영향을 거의 받지 않는다. N-채널 IGFET(5)의 상태를 도통 상태로 변화시키면, IGFET(1 및 6)의 게이트 전극에 의해 저장된 전하, IGFET(1 및 6)의 드레인 전류의 변화 및 출력부(14 및 15)에서 나타나는 전압 사이의 차의 변화가 동등해진다. 한 출력부에서의 전압은 증가하고, 다른 출력부에서의 전압은 감소하는데, 증가율은 감소율과 동일하다[IN1 및 IN2의 평균값이 (IN1 + IN2)/2이기 때문이다]. 출력부(14 및 15)에서의 전압의 증가 및 감소는 이들의 게이트 전극이 이들외부에 접속되고 IGFET(2 및 7)이 높은 동적 임피던스 전류 메모리로 작용하기 때문에, IGFET(10 및 11)에 보다 큰 영향을 갖는다. IGFET(10 및 11)을 구성하는 쌍안정 래치를 재구성하고, 출력부(14 및 15)에서의 전압 변화의 감지에 의해 결정된 상태를 전환하기에 충분하여, 전압 변화는 오프셋 전압 성분을 포함하지 않는다.
제1도를 참조하면, 입력 전압이 IGFET(1 및 6)의 게이트 전극에서의 전하와 동일해지기 직전의 IN1a 및 IN2a이고, 이들 입력 전압은 동일해지기 직후의 IN1b 및 IN2b인데, IN1b이 IN2b와 동일한 경우, 출력 전압의 변화는 다음과 같다.
[이득(IN1b - IN2b + offset)] - [이득 x (IN1a - IN2a + offset)]
여기에서, IN1b + IN2b이기 때문에, 이득 x(IN1a - IN2a)와 같다. 이득 x (IN1a - IN2a)의 표현은 출력 전압의 변화를 나타내고, 오프셋 항을 포함하지는 않는다.
실제로, N-채널 IGFET 채널 IGFET(3, 4, 8 및 9)는 선택적으로 온 및 오프로 전환되는 제1 클럭 신호에 의해 동작되고, N-채널 IGFET(5)는 선택적으로 온 및 오프로 전환되는 제2 클럭 신호에 의해 동작되며, 제1 및 제2 클럭 신호는 서로 위상이 반대이다.
제1도에 의해 도시된 전압 비교기는 특히, 디지탈 CMOS 제조 프로세스를 사용하여 플래쉬 A/D 변환기에 사용하기에 적당하다. 전압 비교기는 오프셋 전압 감소를 제공하도록 동작될 수 있기 때문에 오프셋 전압에 의한 영향이 적고, 비교의 결과를 저장하는 래치가 지수적으로 증가하는 이득을 갖는 정 피드백 시스템이기 때문에 동작이 빠르게 되며, 차동 전압이 전원 장치의 노이즈에 의한 영향을 받지 않도록 회로 균형이 보장되기 때문에 전원 장치의 노이즈가 제거되고, 비교의 결과가 결정될 때 입력부가 오픈 상태로 전환되기 때문에 입력부 중 하나에 매우 적은 전하가 주입되며, 오프셋 감소를 달성하는데 요구되는 캐패시터가 없기 때문에 소형화되는 출력을 제공할 수 있다.
제1도를 참조하면, 출력은 다음의 식과 같이 시수에 따라 지수적으로 증가한다.
여기에서, 파라미터는 모든 래치 IGFET(10 및 11)이고, Vgs, Vth는 이들 IGFET용 각각 게이트 소스 전압 및 임계 전압이다. 동작 속도가 출력 시수에 따라 변하기 때문에, 짧은 게이트 길이(6 ㎛ 정도의) IGFET, 큰 정적 전압(Vgs - Vth) 및 높은 실제 채널 이동도를 갖는 것이 바람직하다. 매우 빠른 클럭 드라이버는 스위치로부터 소정의 전하가 주입되기 때문에, 비교기를 구동하기에 효과적이다. 회로 전압에 따라 전하 주입 효과는 클럭 증가, 감소 시간 및 클럭 스큐에 대해 지수적인 관계를 가지므로, 이들의 불필요한 않은 효과는 클럭 연부 속도를 증가시킴으로써 감소될 수 있다.
제2도는 제1도의 우측(도시한 바와 같이) 전압-전류 변환기 및 전압 비교기의 능동 부하를 도시한다. IGFET(6)의 소스 전극에 직접 인가되거나 전류원을 통해 인가된 전압(VDD)에 대해 제1도에 관련하여 상기 상술된 바와 같이, IGFET(7)의 소스 전극은 접지되고, 신호 전압(IN2)은 입력부(13)에 인가되며 IGFET(8 및 9)는 온 상태로 전환, 즉 도통되어 IN2에 따라서만 거의 변화하고, 전류는 IGFET(6 및 7)을 통해 설정된다. IGFET(7)은 공급된 전류를 통과시키기 위하여 보상 게이트 전압을 발생시키고, IGFET(6 및 7)의 공통 드레인 전압 및 IGFET(7)의 게이트 전압[IGFET(6 및 7)의 공통 드레인 전압과 동일한]은 디바이스에 의해 설정된다. IGFET(7 및 8)이 스위치 오프, 즉 불통 상태일 때, 신호 전압(IN2)는 IGFET(6)의 게이트 전극에 저장되고, 또한 IGFET(6 및 7)의 공통 드레인 전압은 게이트 전압으로써 IGFET(7)의 게이트 전극에 저장되어 IGFET(6 및 7)에 흐르는 전류가 신호(IN2)의 제거 후에 지속되거나 기억될 수 있다. IGFET(6)의 게이트 전극에 저장된 전하가 변경된 경우, IGFET(7)이 초기치로 전류를 지속하게 되기 때문에, 변화에는 IGFET(6 및 7)의 공통 드레인 전압에서의 변화가 반영된다. 따라서, IGFET(7 및 9)는 전류 메모리를 형성하고, 예로서 상술한 바와 같이 전압 비교기의 한 부분으로 사용될 수 있다.
제1도 및 제2도로부터 상술된 바와 같이, 전압 비교기는 캐패시터를 제공하기 위하여 소정의 추가적인 프로세싱을 피할 수 있기 때문에 오프 셋 신호를 저장하기 위하여 제시된 캐패시터의 필요성을 피할 수 있다. 집적 회로로서 제조된 비교기는 상술한 캐패시터를 요구하는 비교적 큰 면적과 동일한 양만큼 종래의 비교기보다 작다.
또한, 제1도에 의해 나타난 전압 비교기에 비해, 공지된 비교기는 전원 장치의 노이즈 주입을 약하게 하고, 위상 비교 중에 입력부 중 하나의 입력 임피던스를 떨어뜨릴 수 있으며, 고속 동작에 필요한 높은 이득을 달성하기 위한 많은 단계를 요구한다(이들은 비교기에 사용된 래치 단계의 재생이 부족하다). 이 전압 비교기는 오프셋이 제공된 출력 신호와 동일한 단계에서 다루어진 바와 같은 오프 셋 기억을 위한 각 단계를 요구하지 않는다.

Claims (11)

  1. 제1 및 제2 입력 전압을 비교하는 전압 비교기에 있어서, 제1 전류를 제1 능동 부하에 인가하기 위해 접속된 제1 전압-전류 변환기, 상기 제1 능동 부하가 제1 상태에 있는 동안, 상기 제1 전압-전류 변환기가 상기 제1 전류를 상기 제1 능동 부하에 인가하도록 제1 입력 전압을 상기 제1 전압-전류 변환기에 인가하는 제1 수단 - 상기 제1 능동 부하는 상기 제1 전류를 전도하기 위해 자체에서 제어 전압을 발생시키는 상기 제1 상태에서 동작 가능한 제1 전압 제어 전류 싱크(sink)임-, 제2 전류를 제2 능동 부하에 인가하기 위해 접속된 제2 전압-전류 변환기, 상기 제2 능동 부하가 제1 상태에 있는 동안, 상기 제2 전압-전류 변환기가 상기 제2 전류를 상기 제2 능동 부하에 인가하도록 제2 입력 전압을 상기 제2 전압-전류 변환기에 인가하는 제2 수단 - 상기 제2 능동 부하는 상기 제2 전류를 전도하기 위해 자체에서 제어 전압을 발생시키는 상기 제1 상태에서 동작 가능한 제2 전압 제어 전류 싱크임-, 상기 능동 부하가 각각 제2 상태에 있는 동안 상기 제1 및 제2 전압-전류 변환기가, 대응하는 거의 동일한 전류를 상기 제1 및 제2 능동 부하에 인가하기 위해 상기 제1 및 제2 입력 전압 대신에 상기 제1 및 제2 입력 전압의 평균 전압인 공통입력 전압을 인가하는 수단 - 상기 능동 부하는, 상기 각각의 제1 및 제2 전류를 전도하는 동안 발생된 각각의 제어 전압만을 저장하고 이에 반응하는 제2 상태에서 각각 동작 가능함-, 및 상기 능동 부하가 각각 제2 상태에 있는 동안, 상기 실질적으로 동일한 전류가 상기 능동 부하에 인가될 때, 상기 능동 부하에서 발생하는 소정의 전압 변화의 감지를 표시하는 출력 신호를 제공하는 수단을 포함하는 것을 특징으로 하는 전압 비교기.
  2. 제1항에 있어서, 실질적으로 동일한 전류가 상게 제1 및 제2 전류 대신에 인가될 때 상기 능동 부하에서 발생하는 소정의 전압 변화의 감지를 표시하는 출력 신호를 제공하기 위해 상기 능동 부하들 사이에 재생 스위칭 회로가 접속되는 것을 특징으로 하는 전압 비교기.
  3. 제2항에 있어서, 상기 재생 스위칭 회로가 쌍안정 래치 회로인 것을 특징으로 하는 전압 비교기.
  4. 제3항에 있어서, 상기 쌍안정 래치 회로는 제1 및 제2 절연 게이트 전계 효과 트랜지스터(IGFET)로 구성되며, 상기 제1 IGFET의 게이트 전극은 제2 IGFET의 드레인 전극 및 상기 능동 부하들 중 하나에 접속되고, 제2 IGFET의 게이트 전극은 상기 제1 IGFET의 드레인 전극과 다른 능동 부하에 접속되는 것을 특징으로 하는 전압 비교기.
  5. 제1 내지 제4항 중 어느 한 항에 있어서, 각각의 능동 부하는 자신에게 인가된 전류를 전도시키기 위하여 자체에서 제어 전압을 발생시키도록 동작할 수 있으며, 인가된 전류를 전도시키는 동안 발생된 상기 제어 전압만을 저장하고 이에 응답하는 상태에서 동작할 수 있는 전압 제어 전류 싱크인 것을 특징으로 하는 전압 비교기.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 각각의 능동 부하는 자신에 인가된 전류를 전도하기 위해 자체에서 제어 전압을 발생시키도록 동작할 수 있으며, 인가된 전류를 전도시키는 동안 발생된 상기 제어 전압만을 저장하고 이에 반응하는 상태에서 동작할 수 있는 전압-제어 전류 싱크이며, 상기 전압-제어 전류 싱크는 스위치 수단에 의해 드레인 전극에 접속될 수 있는 게이트 전극을 갖는 IGFET를 포함하는 것을 특징으로 하는 전압 비교기.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 제1 스위치 수단에 의해 제1 전압-전류 변환기의 제어부에 접속될 수 있는 제1 입력부, 제2 스위치 수단에 의해 제2 전압-전류 변환기의 제어부에 접속될 수 있는 제2 입력부를 가지며, 상기 전압-전류 변환기들의 제어부는 전하를 저장할 수 있으며 제3 스위치 수단에 의해 함께 접속될 수 있고, 동작시, 상기 제1 및 제2 전류는 비도통 상태의 상기 제3 스위치 수단과 도통 상태의 제1 및 제2 스위치 수단에 의해 발생되고, 실질적으로 동일한 전류가 도통 상태의 제3 스위치 수단과 비도통 상태의 제1 및 제2 스위치 수단에 의해 발생되는 것을 특징으로 하는 전압 비교기.
  8. 제1 내지 제4항 중 어느 한 항에 청구된 전압 비교기를 포함하는 것을 특징으로 하는 A/D 변환기.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서, 각각의 능동 부하는 자신에 인가된 전류를 전도하기 위해 자체에서 제어 전압을 발생시키도록 동작할 수 있으며, 인가된 전류를 전도시키는 동안 발생된 제어 전압만을 저장하고 이에 반응하는 상태에서 동작할 수 있는 전압-제어 전류 싱크이며, 상기 전압 비교기는 제1 스위치 수단에 의해 제1 전압-전류 변환기의 제어부에 접속가능한 제1 입력부 및 제2 스위치 수단에 의해 제2 전압-전류 변환기의 제어 입력에 접속가능한 제2 입력부를 포함하며, 상기 전압-전류 변환기들의 제어부들은 전하를 저장할 수 있으며, 제3 스위치 수단에 의해 함께 접속가능하고, 동작시, 상기 제1 및 제2 전류는 비도통 상태의 제3 스위치 수단과 도통 상태의 제1 및 제2 스위치 수단에 의해 발생되고, 도통 상태의 제3 스위치 수단과 비도통 상태의 제1 및 제2 스위치 수단에 의해 실질적으로 동일한 전류가 발생되는 것을 특징으로 하는 전압 비교기.
  10. 제1항 내지 제4항중 어느 한 항에 있어서, 각각의 능동 부하는 자신에 인가된 전류를 전도하기 위해 자체에서 제어 전압을 발생시키도록 동작할 수 있으며, 인가된 전류를 전도시키는 동안 발생된 제어 전압만을 저장하고 이에 반응하는 상태에서 동작할 수 있는 전압-제어 전류 싱크이며, 상기 전압-제어 전류 싱크는 스위치 수단에 의해 드레인 전극에 접속될 수 있는 게이트 전극을 갖는 IGFET를 포함하며, 상기 전압 비교기는 제1 스위치 수단에 의해 제1 전압-전류 변환기의 제어부에 접속가능한 제1 입력부 및 제2 스위치 수단에 의해 제2 전압-전류 변환기의 제어 입력에 접속가능한 제2 입력부를 포함하며, 상기 전압-전류 변환기들의 제어부들은 전하를 저장할 수 있으며, 제3 스위치 수단에 의해 함께 접속가능하고, 동작시, 비도통 상태의 제3 스위치 수단과 도통 상태의 제1 및 제2 스위치 수단에 의해 상기 제1 및 제2 전류가 발생되고, 도통 상태의 제3 스위치 수단과 비도통 상태의 제1 및 제2 스위치 수단에 의해 실질적으로 동일한 전류가 발생되는 것을 특징으로 하는 전압 비교기.
  11. 입력부에 공급된 2개의 전압 중 더 큰 전압을 가리키는 출력 신호를 제공하기 위한 전압 비교기의 동작 방법에 있어서, 전압-전류 변환기를 사용하여 상기 2개의 인가된 전압에 각각 대응하는 제1 및 제2 전류를 발생시키는 단계, 상기 전류에서의 동작을 지속할 수 있도록 설정될 수 있는 각각의 능동 부하에 상기 제1 및 제2 전류를 인가하는 단계, 상기 제1 및 제2 전류에서의 동작을 지속하도록 상기 능동 부하를 설정하는 단계, 상기 2개의 인가 전압 대신에 상기 2개의 인가 전압의 평균 전압인 공통 입력 전압을 상기 전압-전류 변환기에 인가하는 단계, 상기 공통 입력 전압에 대응하는 거의 동일한 전류를 발생시키는 단계, 상기 제1 및 제2 전류를 전도시키도록 설정되는 상기 능동 부하에 상기 제1 및 제2 전류 대신에 실질적으로 동일한 전류를 인가하는 단계, 및 상기 실질적으로 동일한 전류가 상기 제1 및 제2 전류 대신에 인가될 때, 상기 능동 부하에서 발생하는 소정의 전압 변화의 감지를 표시하는 출력 신호를 제공하는 단계를 포함하는 것을 특징으로 하는 전압 비교기의 동작 방법.
KR1019930703906A 1991-06-17 1992-06-17 전압비교기 KR100243495B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9112998.1 1991-06-17
GB9112998A GB2256986A (en) 1991-06-17 1991-06-17 An integratable voltage comparator with reduced offset
PCT/GB1992/001084 WO1992022959A1 (en) 1991-06-17 1992-06-17 A voltage comparator

Publications (2)

Publication Number Publication Date
KR940701602A KR940701602A (ko) 1994-05-28
KR100243495B1 true KR100243495B1 (ko) 2000-02-01

Family

ID=10696795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930703906A KR100243495B1 (ko) 1991-06-17 1992-06-17 전압비교기

Country Status (7)

Country Link
EP (1) EP0589954B1 (ko)
JP (1) JP2784262B2 (ko)
KR (1) KR100243495B1 (ko)
DE (1) DE69227685T2 (ko)
FI (1) FI935680A0 (ko)
GB (1) GB2256986A (ko)
WO (1) WO1992022959A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180032126A (ko) * 2016-09-21 2018-03-29 한국전자통신연구원 전압 비교기, 이의 전압 비교 방법, 그리고 이의 리셋 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2404798A (en) * 2003-08-04 2005-02-09 Seiko Epson Corp A two-phase current comparator using a current memory, for a thin-film active matrix image array suitable for fingerprint sensing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55118221A (en) * 1979-03-06 1980-09-11 Nec Corp Comparison circuit
US4814642A (en) * 1987-09-10 1989-03-21 Trw Inc. Switched impedance comparator
GB2225198B (en) * 1988-09-20 1993-05-05 Texas Instruments Ltd Improvements in or relating to digital signal processors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180032126A (ko) * 2016-09-21 2018-03-29 한국전자통신연구원 전압 비교기, 이의 전압 비교 방법, 그리고 이의 리셋 방법
KR102549745B1 (ko) 2016-09-21 2023-06-30 한국전자통신연구원 전압 비교기, 이의 전압 비교 방법, 그리고 이의 리셋 방법

Also Published As

Publication number Publication date
DE69227685D1 (de) 1999-01-07
WO1992022959A1 (en) 1992-12-23
JP2784262B2 (ja) 1998-08-06
FI935680A (fi) 1993-12-16
GB2256986A (en) 1992-12-23
EP0589954B1 (en) 1998-11-25
FI935680A0 (fi) 1993-12-16
JPH07500226A (ja) 1995-01-05
KR940701602A (ko) 1994-05-28
GB9112998D0 (en) 1991-08-07
DE69227685T2 (de) 1999-05-06
EP0589954A1 (en) 1994-04-06

Similar Documents

Publication Publication Date Title
US4695744A (en) Level shift circuit including source follower output
EP0147598B1 (en) Clocked differential cascode voltage switch logic circuit
US4772812A (en) Tri-state output buffer circuit including a capacitor and dynamic depletion mode switching device
US4703199A (en) Non-restricted level shifter
GB1589414A (en) Fet driver circuits
US4581545A (en) Schmitt trigger circuit
EP0086090B1 (en) Drive circuit for capacitive loads
US4045686A (en) Voltage comparator circuit
US10476383B2 (en) Negative charge pump circuit
US4894559A (en) Buffer circuit operable with reduced power consumption
KR19990022761A (ko) 제 1 뉴런 ｍｏｓｆｅｔ 및 기준 소오스에 의해 제공되는 2개의 전기값을 비교하기 위한 회로
JPH022238B2 (ko)
EP0055570A2 (en) Logic circuit
GB2109652A (en) Memory circuit
KR100243495B1 (ko) 전압비교기
JPH0252460B2 (ko)
US6469543B1 (en) High speed output buffers using voltage followers
US3668425A (en) Complementary metal oxide semiconductor exclusive or gate
US3764823A (en) Timed true and complement generator
EP0769848A2 (en) A gain stage and offset volage elimination method
US4217505A (en) Monostable multivibrator
US4503344A (en) Power up reset pulse generator
US5955895A (en) Interface circuit for boosting control signals
US5048016A (en) Circuit configuration for increasing the output voltage of an electronic switching stage
JP2735835B2 (ja) 論理集積回路の電源投入リセット回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101029

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee