JPS62183648A - デイジタル変復調システム - Google Patents
デイジタル変復調システムInfo
- Publication number
- JPS62183648A JPS62183648A JP61024950A JP2495086A JPS62183648A JP S62183648 A JPS62183648 A JP S62183648A JP 61024950 A JP61024950 A JP 61024950A JP 2495086 A JP2495086 A JP 2495086A JP S62183648 A JPS62183648 A JP S62183648A
- Authority
- JP
- Japan
- Prior art keywords
- data signal
- sub
- value
- signal
- code transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 20
- 239000002131 composite material Substances 0.000 claims description 6
- 230000002542 deteriorative effect Effects 0.000 abstract description 2
- 230000010363 phase shift Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は大容量データ回線に小容量データ信号を複合変
調させて伝送することのできるディジタル変復調システ
ムに関する。
調させて伝送することのできるディジタル変復調システ
ムに関する。
近年、搬送波ディジタル伝送方式の発達はめざましく、
すでに種々の実用回線が存在しているが。
すでに種々の実用回線が存在しているが。
最近では求められる伝送方式が多様化する傾向があり、
運用効率の高い伝送方式について検討がなされ始めた。
運用効率の高い伝送方式について検討がなされ始めた。
その1つとして本発明者等が昭和53年3月29日に出
願した「搬送波ディノタル伝送方式」(特開昭54−1
42008 )がある。
願した「搬送波ディノタル伝送方式」(特開昭54−1
42008 )がある。
これは、 PSK変調を用いた主データ回線に2相PS
K変調でもって副データ信号を複合伝送させるものであ
る。この方法によると副データ信号の符号伝送速度を主
データ信号のそれに比して、ある比率以下にすれば、主
データ信号の誤り率に影響を与えることなく、副データ
信号を効率よく伝送することができる。
K変調でもって副データ信号を複合伝送させるものであ
る。この方法によると副データ信号の符号伝送速度を主
データ信号のそれに比して、ある比率以下にすれば、主
データ信号の誤り率に影響を与えることなく、副データ
信号を効率よく伝送することができる。
しかしながら、この方式は主データ信号の変調方式がP
SK変調に限られ、現在主流となりつつある16値、あ
るいは64値直交振幅変調には適用できないという欠点
があった。そこで1本発明の目的は、直交振幅変調を用
いた主データ回線に副データ信号を効率よく複合伝送さ
せることによって、上記の欠点を除去することのできる
ディジタル変復調システムを提供することにある。
SK変調に限られ、現在主流となりつつある16値、あ
るいは64値直交振幅変調には適用できないという欠点
があった。そこで1本発明の目的は、直交振幅変調を用
いた主データ回線に副データ信号を効率よく複合伝送さ
せることによって、上記の欠点を除去することのできる
ディジタル変復調システムを提供することにある。
本発明のディジタル変復調システムは、変調側に、符号
伝送速度f□なる主データ信号で変調された直交振幅変
調波を符号伝送速度f2Cf1>f、)なる副データ信
号で2αラジアン位相変調して複合変調波を得る手段を
備え、復調側に、複合変調波を直交位相検波し復調信号
P及びQを得る手段と、前記P及びQ信号を多値識別し
て得られたデータ出力を演算して前記副データ信号を再
生する手段と、前記P及びQ信号を+αラジアン移相器
及び−αラジアン移相器を介して多値識別し、得られた
出力データを前記副データ信号により制御して前記主デ
ータ信号を再生する手段とを備えたことを特徴とする。
伝送速度f□なる主データ信号で変調された直交振幅変
調波を符号伝送速度f2Cf1>f、)なる副データ信
号で2αラジアン位相変調して複合変調波を得る手段を
備え、復調側に、複合変調波を直交位相検波し復調信号
P及びQを得る手段と、前記P及びQ信号を多値識別し
て得られたデータ出力を演算して前記副データ信号を再
生する手段と、前記P及びQ信号を+αラジアン移相器
及び−αラジアン移相器を介して多値識別し、得られた
出力データを前記副データ信号により制御して前記主デ
ータ信号を再生する手段とを備えたことを特徴とする。
次に1本発明による実施例について図面を参照して説明
する。
する。
第1図(、)および(b)は1本発明による実施例のそ
れぞれ変調側および復調側を示すブロック図、第振幅変
調を用いた例を示している。1及び2はD−A変換器、
3及び4は低域ろ波器、5及び6は0−π変調器、7は
Tフジアン移相器、8はO−2α変調器、9は局部発振
器、10は直交位相検波器、11〜14は減衰器、15
及び16は減算器、17及び18は加算器、19〜24
はA−D変換器、25〜27は論理回路、28は電圧制
御発振器である。
れぞれ変調側および復調側を示すブロック図、第振幅変
調を用いた例を示している。1及び2はD−A変換器、
3及び4は低域ろ波器、5及び6は0−π変調器、7は
Tフジアン移相器、8はO−2α変調器、9は局部発振
器、10は直交位相検波器、11〜14は減衰器、15
及び16は減算器、17及び18は加算器、19〜24
はA−D変換器、25〜27は論理回路、28は電圧制
御発振器である。
変調側について説明すると、 D/A変換器1,2゜L
PF3,4.〇−π変調器5,6.了移相器7゜局部発
振器9で□構成される従来の16値直交振幅変調装置に
、9の出力に0−2α変調器8が付加されたもので、8
は主データ信号の符号伝送速度の整数(m)分の1に選
択されている。その結果、出力で得られる複合変調波は
第2図のようになシ。
PF3,4.〇−π変調器5,6.了移相器7゜局部発
振器9で□構成される従来の16値直交振幅変調装置に
、9の出力に0−2α変調器8が付加されたもので、8
は主データ信号の符号伝送速度の整数(m)分の1に選
択されている。その結果、出力で得られる複合変調波は
第2図のようになシ。
図中A1〜A16で表わされる信号点は8が0位相の状
態の時を表わし、Bl〜B16で表わされる信号点は8
が2α位相の状態の時を表わしている。A1〜A16と
B1−B16との間の位相差は2αである。復調側にお
いて、直交検波器10にて直交検波された復調信号PO
=QOは、第2図においてP軸、Q軸に斜影された信号
となるので、A−D変換器19.22で±3L、±Lの
識別レベルで多値識別しX30.Y2Oを得れば。
態の時を表わし、Bl〜B16で表わされる信号点は8
が2α位相の状態の時を表わしている。A1〜A16と
B1−B16との間の位相差は2αである。復調側にお
いて、直交検波器10にて直交検波された復調信号PO
=QOは、第2図においてP軸、Q軸に斜影された信号
となるので、A−D変換器19.22で±3L、±Lの
識別レベルで多値識別しX30.Y2Oを得れば。
2αラジアン変調信号、即ち副データ信号を再生するこ
とができる。但し、象限によって極性が変化するので、
象限を判定する信号XIO,YIOと論理操作する必要
がある。又、副データ信号の識別余裕は主データ信号の
識別余裕に比して少な1へ小+n不卑小竹三二光オ#話
?Iヨ 19 チ甑 1 を目1?−−タ信号の符号誤
り率特性は悪くなるから、副データ信号の符号伝送速度
を主データ信号のそれの整数(rr+)分の1にし、帯
域制限による改善効果、あるいは多数決判定による改善
効果を期待する必要がある。以上の操作は論理回路25
によって行なわれる。
とができる。但し、象限によって極性が変化するので、
象限を判定する信号XIO,YIOと論理操作する必要
がある。又、副データ信号の識別余裕は主データ信号の
識別余裕に比して少な1へ小+n不卑小竹三二光オ#話
?Iヨ 19 チ甑 1 を目1?−−タ信号の符号誤
り率特性は悪くなるから、副データ信号の符号伝送速度
を主データ信号のそれの整数(rr+)分の1にし、帯
域制限による改善効果、あるいは多数決判定による改善
効果を期待する必要がある。以上の操作は論理回路25
によって行なわれる。
次に、主データを再生する手段について説明する。減衰
器11〜14.減算器15,16.加算器17.18は
+αラジアン移相器及び−αラジアン移相器を構成して
おシ、15の出力を例にとって説明すると、11の減衰
量は−αに選ばれておシ、15出力はp’cosθ−Q
−8Inθ・−α= K ” CQS (θ+α)で表
わされ、Poに比してαラジアン進んだ信号P+aとな
る。同様に、17の出力では、Poよシαラジアン遅れ
た信号P、、−,v 18の出力では、Q。
器11〜14.減算器15,16.加算器17.18は
+αラジアン移相器及び−αラジアン移相器を構成して
おシ、15の出力を例にとって説明すると、11の減衰
量は−αに選ばれておシ、15出力はp’cosθ−Q
−8Inθ・−α= K ” CQS (θ+α)で表
わされ、Poに比してαラジアン進んだ信号P+aとな
る。同様に、17の出力では、Poよシαラジアン遅れ
た信号P、、−,v 18の出力では、Q。
よりαラジアン進んだ信号Q+a、16の出力ではQo
よシαラジアン遅れた信号Q−oとなる。ここで。
よシαラジアン遅れた信号Q−oとなる。ここで。
P−(1* Q−(Iの信号は第2図において、Al
〜A16の信号の場合、±3L、±ILの値をとる4値
信号となるので、A−D変換器21.24でI OI±
IL、±2L、±3Lの識別レベルで多値識別すれば、
Al−A16の場合の主信号を再生することができる。
〜A16の信号の場合、±3L、±ILの値をとる4値
信号となるので、A−D変換器21.24でI OI±
IL、±2L、±3Lの識別レベルで多値識別すれば、
Al−A16の場合の主信号を再生することができる。
同様にP+。、Q+、の信号は第2図においてB1−B
16の信号の場合、±3L、±ILO値をとる4値信号
となるので、A−D変換器20.23で0.±LL、±
2L、±3Lの識別レベルで多値識別すれば、Bl〜B
16の場合での主信号を再生することができる。よって
、論理回路26でA1−A16とB1−B16とを判別
する信号となる25の出力の副データ信号により。
16の信号の場合、±3L、±ILO値をとる4値信号
となるので、A−D変換器20.23で0.±LL、±
2L、±3Lの識別レベルで多値識別すれば、Bl〜B
16の場合での主信号を再生することができる。よって
、論理回路26でA1−A16とB1−B16とを判別
する信号となる25の出力の副データ信号により。
入力信号がA1−A16の場合21.24出力を選択し
、入力信号がB1−B16の場合20,23の出力を選
択すれば、26の出力で主データ信号X1〜2.Y1〜
2が再生される。26出力のうち、XI、X3.Yl、
Y3は論理回路27に入シ、ここでキャリア誤差信号が
作成され、27出力で電圧制御発振器28を制御すれば
、キャリア位相同期ルーグが形成される。論理回路27
を含む位相同期回路の動作は9本出願人による「搬送波
再生回路」(特願昭56−15775)に詳記されてい
るので詳しい説明は省略する。
、入力信号がB1−B16の場合20,23の出力を選
択すれば、26の出力で主データ信号X1〜2.Y1〜
2が再生される。26出力のうち、XI、X3.Yl、
Y3は論理回路27に入シ、ここでキャリア誤差信号が
作成され、27出力で電圧制御発振器28を制御すれば
、キャリア位相同期ルーグが形成される。論理回路27
を含む位相同期回路の動作は9本出願人による「搬送波
再生回路」(特願昭56−15775)に詳記されてい
るので詳しい説明は省略する。
第3図は、実施例における論理回路25.26の具体的
な構成を示したものであ、9,29.30は排他的論理
和回路(EX−OR)、31は多数決論理回路、32は
遅延回路、33は選択回路である。Y2OとXIO,X
30とYIOをEXOR回路29.30でそれぞれEX
−OR操作すれば、29の出力、30の否定出力として
象限によらず常にA1−A15の時には”1” 、 B
1〜B15の時には0#のデータ信号が得られる。副
データ信号の符号伝送速度f2は主データ信号の符号伝
送速度f1の1/mに選択されており、29.30の出
力はflで動作しているので、29.30出力はそれぞ
れmビットの同〒信号が連続するはずであるが、前述し
た如く、副データ信号の識別余裕は主データ信号のそれ
に比して少ないので、同一符号伝送速度で比較した場合
、副データ信号の符号誤り率特性は悪<smビット中に
誤シが発生する。
な構成を示したものであ、9,29.30は排他的論理
和回路(EX−OR)、31は多数決論理回路、32は
遅延回路、33は選択回路である。Y2OとXIO,X
30とYIOをEXOR回路29.30でそれぞれEX
−OR操作すれば、29の出力、30の否定出力として
象限によらず常にA1−A15の時には”1” 、 B
1〜B15の時には0#のデータ信号が得られる。副
データ信号の符号伝送速度f2は主データ信号の符号伝
送速度f1の1/mに選択されており、29.30の出
力はflで動作しているので、29.30出力はそれぞ
れmビットの同〒信号が連続するはずであるが、前述し
た如く、副データ信号の識別余裕は主データ信号のそれ
に比して少ないので、同一符号伝送速度で比較した場合
、副データ信号の符号誤り率特性は悪<smビット中に
誤シが発生する。
そこで、29.30の出力を多数決論理回路31に入力
し+2mビットを計数して多数決をとシ、その結果をm
ビット分引伸ばして出力する。
し+2mビットを計数して多数決をとシ、その結果をm
ビット分引伸ばして出力する。
この多数決論理操作によって、符号誤シ率特性が改善さ
れるが、その改善度は整数mの値に依存するので、その
値は主データ信号の符号誤シ率特性に副データ信号の符
号誤シがあまシ影響しないように十分大きく選択される
必要がある。又、αの値は大きくすればするほど副デー
タ信号の符号誤り率特性は良くなるが、限度があり、1
6値の場合0.16ラジアン程度となり、その場合、信
号点によって異なるが主信号に対して最小で6dB程度
の劣化量となる。論理回路26は遅延回路32及び選択
回路33から構成されており、33の動作については前
述したとおりである。遅延回路32は31にておよそm
ビット遅延するので、その遅延補償用のものである。
れるが、その改善度は整数mの値に依存するので、その
値は主データ信号の符号誤シ率特性に副データ信号の符
号誤シがあまシ影響しないように十分大きく選択される
必要がある。又、αの値は大きくすればするほど副デー
タ信号の符号誤り率特性は良くなるが、限度があり、1
6値の場合0.16ラジアン程度となり、その場合、信
号点によって異なるが主信号に対して最小で6dB程度
の劣化量となる。論理回路26は遅延回路32及び選択
回路33から構成されており、33の動作については前
述したとおりである。遅延回路32は31にておよそm
ビット遅延するので、その遅延補償用のものである。
第4図は1本発明による変調側の他の実施例の構成を示
したものであシ、3〜7,9は第1図(、)のものと同
じで、34〜35はRoM、 36〜37はD−A変換
器である。主データ信号X1〜2゜Y1〜2と副データ
信号りはともに34.35に入シ、ここで、第2図にお
けるA1−16及びB1−16を得るために必要なり−
A変換器36゜37の入力データ列に変換される。34
〜35及び36〜37に必要なピット数は多ければ多い
程精度の良い複合変調波が得られるが、16値の場合は
8ピット程度で十分と思われる。この実施例によれば、
第1図(、)に比して回路規模が小さくなるのはもちろ
んであるが、副データ信号と主信号間においてタイミン
グ合わせの不要なこと、且つ帯域制限を共通に行うこと
ができる利点を有している。
したものであシ、3〜7,9は第1図(、)のものと同
じで、34〜35はRoM、 36〜37はD−A変換
器である。主データ信号X1〜2゜Y1〜2と副データ
信号りはともに34.35に入シ、ここで、第2図にお
けるA1−16及びB1−16を得るために必要なり−
A変換器36゜37の入力データ列に変換される。34
〜35及び36〜37に必要なピット数は多ければ多い
程精度の良い複合変調波が得られるが、16値の場合は
8ピット程度で十分と思われる。この実施例によれば、
第1図(、)に比して回路規模が小さくなるのはもちろ
んであるが、副データ信号と主信号間においてタイミン
グ合わせの不要なこと、且つ帯域制限を共通に行うこと
ができる利点を有している。
なお、上記第1図〜第4図の実施例においては。
主信号の変調方式を16値直交変調として説明したが2
本発明は16値以上、即ち、32値64値256値・・
・に対しても同様に適用できることは言うまでもない。
本発明は16値以上、即ち、32値64値256値・・
・に対しても同様に適用できることは言うまでもない。
その場合には、D−A変換器及びA−D変換、器のビッ
ト数を増し、且つ、α及びmの値を変更すれば良い。又
、副データ信号と主データ信号はタイミング同期がとれ
ている必要性はなく、非同期状態であっても動作する。
ト数を増し、且つ、α及びmの値を変更すれば良い。又
、副データ信号と主データ信号はタイミング同期がとれ
ている必要性はなく、非同期状態であっても動作する。
以上の説明により明らかなように1本発明によれば、副
データ信号の変調位相偏移量α、主データ信号の符号伝
送速度f□と副データ信号の符号伝送速度f2の比mの
値を適当に選択することによって、主データ信号の符号
誤り率特性を劣化させることなく副データ信号を伝送す
ることができる。なお、16値の場合1mの値として8
程度まで小さくすることが可能であるなど、これによっ
て得られる効果は太きい。
データ信号の変調位相偏移量α、主データ信号の符号伝
送速度f□と副データ信号の符号伝送速度f2の比mの
値を適当に選択することによって、主データ信号の符号
誤り率特性を劣化させることなく副データ信号を伝送す
ることができる。なお、16値の場合1mの値として8
程度まで小さくすることが可能であるなど、これによっ
て得られる効果は太きい。
第1図(、)及び(b)は本発明による実施例のそれぞ
れ変調側および復調側の構成を示すブロック図。 第2図は第1図の実施例における複合変調波の信号配置
図、第3図は第1図における論理回路25゜26の具体
的な構成を示すブロック図、第4図は本発明による変調
側の他の実施例の構成を示すブロック図である。 図において、1,2,36,37はD −A変換器、3
〜4は低域ろ波器、5〜6は0−π変調器。 7はπ/2ラジアン移相器、8は0−2α変調器。 9は局部発振器、10は直交位相検波器、11〜14は
減衰器、15〜16は減算器、17〜18は加算器、1
9〜24はA−D変換器、25〜27は論理回路、28
は電圧制御発振器、29〜30はIJ−OR回路、31
は多数決論理回路、32は遅延回路、33は選択回路、
34〜35はROMである。 第1図((1)
れ変調側および復調側の構成を示すブロック図。 第2図は第1図の実施例における複合変調波の信号配置
図、第3図は第1図における論理回路25゜26の具体
的な構成を示すブロック図、第4図は本発明による変調
側の他の実施例の構成を示すブロック図である。 図において、1,2,36,37はD −A変換器、3
〜4は低域ろ波器、5〜6は0−π変調器。 7はπ/2ラジアン移相器、8は0−2α変調器。 9は局部発振器、10は直交位相検波器、11〜14は
減衰器、15〜16は減算器、17〜18は加算器、1
9〜24はA−D変換器、25〜27は論理回路、28
は電圧制御発振器、29〜30はIJ−OR回路、31
は多数決論理回路、32は遅延回路、33は選択回路、
34〜35はROMである。 第1図((1)
Claims (1)
- 1、変調側に、符号伝送速度f_1なる主データ信号で
変調された直交振幅変調波を符号伝送速度f_2(f_
1>f_2)なる副データ信号で2αラジアン位相変調
して複合変調波を得る手段を備え、復調側に、前記複合
変調波を直交位相検波して復調信号P及びQを得る手段
と、前記P及びQ信号を多値識別して得られたデータ出
力を演算して前記副データ信号を再生する手段と、前記
P及びQ信号を+αラジアン移相器及び−αラジアン移
相器を介して多値識別し、得られた出力データを前記副
データ信号により制御して前記主データ信号を再生する
手段とを備えたことを特徴とするディジタル変復調シス
テム。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61024950A JPH0712178B2 (ja) | 1986-02-08 | 1986-02-08 | デイジタル変復調システム |
CA000529181A CA1268828A (en) | 1986-02-08 | 1987-02-06 | Multilevel modulator capable of producing a composite modulated signal comprising a quadrature amplitude modulated component and a phase modulated component |
AU68587/87A AU589084B2 (en) | 1986-02-08 | 1987-02-06 | Multilevel modulator capable of producing a composite modulated signal comprising a quadrature amplitude modulated component and a phase modulated component |
DE8787101752T DE3785781T2 (de) | 1986-02-08 | 1987-02-09 | Zusammengesetztes qam-psk-uebertragungssystem. |
EP87101752A EP0238822B1 (en) | 1986-02-08 | 1987-02-09 | Composite qam-psk transmission system |
US07/012,405 US4751478A (en) | 1986-02-08 | 1987-02-09 | Multilevel modulator capable of producing a composite modulated signal comprising a quadrature amplitude modulated component and a phase modulated component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61024950A JPH0712178B2 (ja) | 1986-02-08 | 1986-02-08 | デイジタル変復調システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62183648A true JPS62183648A (ja) | 1987-08-12 |
JPH0712178B2 JPH0712178B2 (ja) | 1995-02-08 |
Family
ID=12152279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61024950A Expired - Lifetime JPH0712178B2 (ja) | 1986-02-08 | 1986-02-08 | デイジタル変復調システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0712178B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4870659A (en) * | 1987-08-29 | 1989-09-26 | Fujitsu Limited | FSK demodulation circuit |
JP2009038553A (ja) * | 2007-08-01 | 2009-02-19 | Nippon Telegr & Teleph Corp <Ntt> | ディジタル伝送システム |
-
1986
- 1986-02-08 JP JP61024950A patent/JPH0712178B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4870659A (en) * | 1987-08-29 | 1989-09-26 | Fujitsu Limited | FSK demodulation circuit |
JP2009038553A (ja) * | 2007-08-01 | 2009-02-19 | Nippon Telegr & Teleph Corp <Ntt> | ディジタル伝送システム |
Also Published As
Publication number | Publication date |
---|---|
JPH0712178B2 (ja) | 1995-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4039961A (en) | Demodulator for combined digital amplitude and phase keyed modulation signals | |
US5818653A (en) | Multiple-values digital signal magnetic recording and reproducing apparatus using a QAM and PSK modulator, pilot signal and a viterbi decoder | |
EP0213309B1 (en) | Automatic gain control circuit | |
EP0031193A1 (en) | Double sideband quadrature carrier modulation system and method of transmitting information using the point constellation of such a system | |
CA1208311A (en) | Timing synchronizing circuit for demodulators | |
JPH0714170B2 (ja) | 搬送波再生回路 | |
US6104758A (en) | Process and system for transferring vector signal with precoding for signal power reduction | |
US5535245A (en) | Modulation/demodulation circuit for a digital signal recorder/reproducer | |
JPH0884165A (ja) | π/4−DQPSK位相状態エンコーダ/デコーダ、およびπ/4−DQPSK送信器、およびπ/4−DQPSK受信器、およびπ/4−DQPSK送受信システム | |
US5515400A (en) | Method for arranging signal points in a quadrature amplitude modulation/demodulation system | |
JPS62183648A (ja) | デイジタル変復調システム | |
CA1132270A (en) | Digital multi-level multi-phase modulation communication system | |
EP0108789B1 (en) | A communication system having improved differential phase shift keying modulation | |
AU601665B2 (en) | Validity decision circuit capable of correctly deciding validity of an error signal in a multilevel quadrature amplitude demodulator | |
JP2595961B2 (ja) | デイジタル変復調システム | |
JPS61137446A (ja) | 復調装置 | |
JPS63174438A (ja) | デイジタル伝送システム | |
JPS6239944A (ja) | 復調装置 | |
JPS6342992B2 (ja) | ||
JPS6239923A (ja) | 復調システム | |
US6282235B1 (en) | Signal processing apparatus | |
JP2540958B2 (ja) | ディジタル変復調システム | |
JPS6352817B2 (ja) | ||
JP2564840B2 (ja) | ディジタル復調装置 | |
JPH053180B2 (ja) |