JPS62183099A - シフトレジスタ回路 - Google Patents
シフトレジスタ回路Info
- Publication number
- JPS62183099A JPS62183099A JP61025335A JP2533586A JPS62183099A JP S62183099 A JPS62183099 A JP S62183099A JP 61025335 A JP61025335 A JP 61025335A JP 2533586 A JP2533586 A JP 2533586A JP S62183099 A JPS62183099 A JP S62183099A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- shift
- data latch
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 16
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000276 sedentary effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔座業上の利用分野〕
本発明はシフトレジスタ回路に係わジ、詳しくは、構成
素子ｉｋ大幅に減少させることのできるアップダウン式
のシフトレジスタ回路に関する。
素子ｉｋ大幅に減少させることのできるアップダウン式
のシフトレジスタ回路に関する。
第２図は従来のアップダウン式シフトレジスタ回路を示
しておジ、複数のデータラッチ１４ 、１５゜１６の各
り入力に、２つのアンド回路とノア回路とノット回路と
で構成さｎるシフト方向制御回路１１．１２．１３が接
続されており、各データラッチ１４，１５．１６の相補
クロック入力０２でには、クロック制御１１号ＣＬＫに
基づきシフトクロックＣＫＫの印加を匍ｊ御するクロッ
ク制御曲回路１７の相補クロック出力が印カ０さ扛る。
しておジ、複数のデータラッチ１４ 、１５゜１６の各
り入力に、２つのアンド回路とノア回路とノット回路と
で構成さｎるシフト方向制御回路１１．１２．１３が接
続されており、各データラッチ１４，１５．１６の相補
クロック入力０２でには、クロック制御１１号ＣＬＫに
基づきシフトクロックＣＫＫの印加を匍ｊ御するクロッ
ク制御曲回路１７の相補クロック出力が印カ０さ扛る。
したがって１シフト方向の指定（ＵＰ 、 ＵＰ
） シ、クロツク制＃悟号ＣＬＫを出力させｆｃｔｓ
、相補クロック出力を各データラッチ１４．１５．１６
の相補クロック人力Ｃ２Ｃに印加して、レジスタの出力
Ｑ１ 、Ｑ２ 、Ｑ３を増加または減少させている。
） シ、クロツク制＃悟号ＣＬＫを出力させｆｃｔｓ
、相補クロック出力を各データラッチ１４．１５．１６
の相補クロック人力Ｃ２Ｃに印加して、レジスタの出力
Ｑ１ 、Ｑ２ 、Ｑ３を増加または減少させている。
しかしながら、上記従来のアップダウン式シフトレジス
タ回路は、多数の論理回路を組み会わせて構成している
ことから、４１！成素子数が多くなり、オーディオアン
プやテレビのボリュームコントロール回路や、測定器の
測定レンジ変更回路のように単に出力Ｑ＊ −Ｑｔ
、Ｑｓで表わさｎる内容上用７１０筐たは減少させる
だけの場曾には、必要以上に高機能の回路になっていた
。それで、本発明は、高機能の要求さｎない電子回路に
適した安価なアップダウン式シフトレジスタ回路ケ提供
すること全目的としている。
タ回路は、多数の論理回路を組み会わせて構成している
ことから、４１！成素子数が多くなり、オーディオアン
プやテレビのボリュームコントロール回路や、測定器の
測定レンジ変更回路のように単に出力Ｑ＊ −Ｑｔ
、Ｑｓで表わさｎる内容上用７１０筐たは減少させる
だけの場曾には、必要以上に高機能の回路になっていた
。それで、本発明は、高機能の要求さｎない電子回路に
適した安価なアップダウン式シフトレジスタ回路ケ提供
すること全目的としている。
本発明に、複数のデータラッチと、各データラッチにシ
フト方向の指示を与えるシフト方向指示回路と、各デー
タラッチに相補シフトクロツク１Ｓ号を供給可能なクロ
ック回路と全有するシフトレジスタ（ロ）路に分いて、
前記シフト方向指示回ｖｌＦを。
フト方向の指示を与えるシフト方向指示回路と、各デー
タラッチに相補シフトクロツク１Ｓ号を供給可能なクロ
ック回路と全有するシフトレジスタ（ロ）路に分いて、
前記シフト方向指示回ｖｌＦを。
初段のデータラッチにｎ ′ｔ ｍ電圧金１次段以降の
データラッチには前段のデータラッチの出力全伝達ｃｉ
Ｊ能なぞり数の第１トランスファゲートと、最終段のデ
ータラッチには撮地電圧を、最終段以前のデータラッチ
には後段のデータラッチの出力全伝達可能な複数の第２
トランスファゲートとで構成し、第１トランスファゲー
トと第２トランスファゲートのゲートとに互いに相補的
なシフト方向指定信号を供給すると共に、互に隣接し友
データラッチに相補シフトクロック堡号全そｎぞｎ印加
するようにしたこと全要旨とする。
データラッチには前段のデータラッチの出力全伝達ｃｉ
Ｊ能なぞり数の第１トランスファゲートと、最終段のデ
ータラッチには撮地電圧を、最終段以前のデータラッチ
には後段のデータラッチの出力全伝達可能な複数の第２
トランスファゲートとで構成し、第１トランスファゲー
トと第２トランスファゲートのゲートとに互いに相補的
なシフト方向指定信号を供給すると共に、互に隣接し友
データラッチに相補シフトクロック堡号全そｎぞｎ印加
するようにしたこと全要旨とする。
第１図は本発明の一実施例を表わす回路図であり、図に
おいて、１．２．３はデータラッチ全それぞれ示してい
る。シフト方向の指示ハ電源電位ＶＤＤま友は前段のデ
ータラッチ出力Ｘとデータ人力りとの間に介在する第１
トランスファゲート４゜５．６と接地電位または後段の
データラッチ出力Ｘとデータ人力りとの間に介在する第
２トランスフアゲ−）７，８．９に互に相補であるシフ
ト方向指定信号ＵＰ、ＵＰ ’（＋−印加して行なう
。谷テーメラッチの相補クロック人力Ｃ、ＣＫＵクロッ
ク回路１０の相補クロック出力Ｃ，Ｃが印加されており
、データラッチ１と３とにはクロック人力Ｃに正相入力
が、クロック人力Ｃに逆相入力がそれぞれ印加さｎ１テ
ータラツチ２にはクロック人力Ｃに逆相入力が、クロッ
ク入力Ｃに正相入力が印力口される。その結果、クロッ
ク回路１０に高レベルのクロック制御信号が印加さｎる
と、相補シフトクロックがクロック回路から出力さｔ″
Ｌ、第１トランスファゲート４，５．６にシフト方向指
示１ｇ号叩が入力さｎていると、相補シフトクロックの
半タロツク分毎に高レベル１ｄ号が次段（第１図中右方
向）にシフトされてゆく。こｎに対し、第２トランスフ
ァゲート７．８．９にシフト方向指示１５号ｄ７が印加
されていると％話しベル信号？逆方向（第１図中左方回
）にシフトしてゆく。
おいて、１．２．３はデータラッチ全それぞれ示してい
る。シフト方向の指示ハ電源電位ＶＤＤま友は前段のデ
ータラッチ出力Ｘとデータ人力りとの間に介在する第１
トランスファゲート４゜５．６と接地電位または後段の
データラッチ出力Ｘとデータ人力りとの間に介在する第
２トランスフアゲ−）７，８．９に互に相補であるシフ
ト方向指定信号ＵＰ、ＵＰ ’（＋−印加して行なう
。谷テーメラッチの相補クロック人力Ｃ、ＣＫＵクロッ
ク回路１０の相補クロック出力Ｃ，Ｃが印加されており
、データラッチ１と３とにはクロック人力Ｃに正相入力
が、クロック人力Ｃに逆相入力がそれぞれ印加さｎ１テ
ータラツチ２にはクロック人力Ｃに逆相入力が、クロッ
ク入力Ｃに正相入力が印力口される。その結果、クロッ
ク回路１０に高レベルのクロック制御信号が印加さｎる
と、相補シフトクロックがクロック回路から出力さｔ″
Ｌ、第１トランスファゲート４，５．６にシフト方向指
示１ｇ号叩が入力さｎていると、相補シフトクロックの
半タロツク分毎に高レベル１ｄ号が次段（第１図中右方
向）にシフトされてゆく。こｎに対し、第２トランスフ
ァゲート７．８．９にシフト方向指示１５号ｄ７が印加
されていると％話しベル信号？逆方向（第１図中左方回
）にシフトしてゆく。
以上説明してき′ｆｃように、本発明によると、シフト
方向指示回路を第１トランスフアゲ−トド第２トランス
ファゲートとで構成したので、シフト方向指示回路全シ
フトレジスタの段数の２倍の素子で構成することができ
、シフトレジスタの製造コストヲ低下させることができ
るという効果が得らｎる。
方向指示回路を第１トランスフアゲ−トド第２トランス
ファゲートとで構成したので、シフト方向指示回路全シ
フトレジスタの段数の２倍の素子で構成することができ
、シフトレジスタの製造コストヲ低下させることができ
るという効果が得らｎる。
第１図は本発明の一実施例の電気回路図、第２図は従来
し１１の電気回路図である。 １〜３・・・・・・データラッチ、４〜６・・・・・・
第１トランスファゲート、７〜９・・・−・・第２トラ
ンスファゲート、１０・・・・・・クロック回路。 代理人 弁理士 内 原 晋イ １ 図 茅２図
し１１の電気回路図である。 １〜３・・・・・・データラッチ、４〜６・・・・・・
第１トランスファゲート、７〜９・・・−・・第２トラ
ンスファゲート、１０・・・・・・クロック回路。 代理人 弁理士 内 原 晋イ １ 図 茅２図
Claims (1)
- 複数のデータラッチと、各データラッチにシフト方向
の指示を与えるシフト方向指示回路と、各データラッチ
に相補シフトクロック信号を供給可能なクロック回路と
を有するシフトレジスタ回路において、前記シフト方向
指示回路を、初段のデータラッチには電源電圧を、次段
以降のデータラッチには前段のデータラッチの出力を伝
達可能な複数の第１トランスファゲートと、最終段のデ
ータラッチには接地電圧を、最終段以前のデータラッチ
には後段のデータラッチの出力を伝達可能な複数の第２
トランスファゲートとで構成し、第１トランスファゲー
トのゲートと第２トランスファゲートのゲートとに互い
に相補的なシフト方向指定信号を供給すると共に、互に
隣接するデータラッチに相補シフトクロック信号をそれ
ぞれ供給するようにしたことを特徴とするシフトレジス
タ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61025335A JPS62183099A (ja) | 1986-02-06 | 1986-02-06 | シフトレジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61025335A JPS62183099A (ja) | 1986-02-06 | 1986-02-06 | シフトレジスタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62183099A true JPS62183099A (ja) | 1987-08-11 |
Family
ID=12163047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61025335A Pending JPS62183099A (ja) | 1986-02-06 | 1986-02-06 | シフトレジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62183099A (ja) |
-
1986
- 1986-02-06 JP JP61025335A patent/JPS62183099A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6367818A (ja) | ドミノｃｍｏｓ論理回路 | |
| JPS5925421A (ja) | 同期式論理回路 | |
| JPH04503135A (ja) | 高速プリスケーラ | |
| US4882505A (en) | Fully synchronous half-frequency clock generator | |
| US5359636A (en) | Register control circuit for initialization of registers | |
| KR870009595A (ko) | 직렬-비트 2의 보수 디지탈 신호 처리 장치 | |
| US4297591A (en) | Electronic counter for electrical digital pulses | |
| JPH02137886A (ja) | シフトレジスタ | |
| JPS58124325A (ja) | 可変遅延段数シフト・レジスタ | |
| JPS62183099A (ja) | シフトレジスタ回路 | |
| US4020362A (en) | Counter using an inverter and shift registers | |
| JPS5920196B2 (ja) | 双方向性シフトレジスタ | |
| JPH03228297A (ja) | シフトレジスタ回路 | |
| JPS63211914A (ja) | マスタスレ−ブ型フリツプフロツプ回路 | |
| JPH0247038B2 (ja) | ||
| JPS60134623A (ja) | １相式スタテイツク型ｄフリツプフロツプ回路 | |
| JPS6214523A (ja) | 排他的論理和回路 | |
| JP3236235B2 (ja) | トグルフリップフロップ | |
| US6069513A (en) | Toggle flip-flop network with a reduced integration area | |
| KR950005049B1 (ko) | 디코딩 회로 | |
| JPS6137718B2 (ja) | ||
| JPS6177422A (ja) | ラインデ−タセレクタ回路 | |
| KR200248929Y1 (ko) | 제어 신호 발생 회로 | |
| JPS639411B2 (ja) | ||
| JPH02266609A (ja) | セット・リセット式フリップフロップ回路 |