JPS6218028A - デイスカム装置 - Google Patents
デイスカム装置Info
- Publication number
- JPS6218028A JPS6218028A JP60156510A JP15651085A JPS6218028A JP S6218028 A JPS6218028 A JP S6218028A JP 60156510 A JP60156510 A JP 60156510A JP 15651085 A JP15651085 A JP 15651085A JP S6218028 A JPS6218028 A JP S6218028A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- hot plate
- substrate
- plate
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はディスカム装置に関し、特に現像後のレジスト
・ヤターンのベーク機能も偏見たディスカム装置に係る
。
・ヤターンのベーク機能も偏見たディスカム装置に係る
。
従来、基板上に露光、現像処理を経て形成されたレジス
トパターンはそのまま基板のエツチングマスクとして使
用せず、次に示す工程を経友後忙エツチングマスクとし
て使用嘔れる。
トパターンはそのまま基板のエツチングマスクとして使
用せず、次に示す工程を経友後忙エツチングマスクとし
て使用嘔れる。
まず、レジストパターンが形成された基板を例えば１０
０℃±５℃のオープン中にて１０〜６０分間処理してレ
ジスト／４ターンに付着し九現像液等を除去する０つづ
いて、基板を１０〜６０分間自然放冷し友後、０．１〜
０．９ ｔｏｒｒの真空下でウェットのＯ！プラズマ処
理を施してレジストのディスカムを２５℃±１０℃にて
１〜１０分間行なう。
０℃±５℃のオープン中にて１０〜６０分間処理してレ
ジスト／４ターンに付着し九現像液等を除去する０つづ
いて、基板を１０〜６０分間自然放冷し友後、０．１〜
０．９ ｔｏｒｒの真空下でウェットのＯ！プラズマ処
理を施してレジストのディスカムを２５℃±１０℃にて
１〜１０分間行なう。
しかしながら、上述した従来技術においてはオープンに
よるベーク及びその冷却を約１〜２時間必要とされ、し
かもオペレータによりブイスカム装置内に設置しなけれ
ばならず、処理効率、作業性が非常に悪い。また、ディ
スカム装置を連続運転した場合、例えば１枚枚葉連続処
理した場合、プラズマによりチャンパ内が常温から４０
℃程度まで温度が上昇する。その結果、ディスカム量が
大幅に変化し、ディスカム前後のレジストパターン寸法
が約０．５μｍ程度ばらつく。現状では、かかる問題を
回避する九めに間歇的な運転を行ない、これによって１
０〜６０分間の待ち時間を必要として゛い友。
よるベーク及びその冷却を約１〜２時間必要とされ、し
かもオペレータによりブイスカム装置内に設置しなけれ
ばならず、処理効率、作業性が非常に悪い。また、ディ
スカム装置を連続運転した場合、例えば１枚枚葉連続処
理した場合、プラズマによりチャンパ内が常温から４０
℃程度まで温度が上昇する。その結果、ディスカム量が
大幅に変化し、ディスカム前後のレジストパターン寸法
が約０．５μｍ程度ばらつく。現状では、かかる問題を
回避する九めに間歇的な運転を行ない、これによって１
０〜６０分間の待ち時間を必要として゛い友。
なお、上述した問題はディスカムを０．プラズマ処理に
代えてオゾン発生器からのオゾンを用いた場合でも同様
に起こる。
代えてオゾン発生器からのオゾンを用いた場合でも同様
に起こる。
本発明は、ベーク、冷却及びディスカムの処理工程の大
幅なスルーグツト向上を達成したディスカム装ａを提供
しようとするものである。
幅なスルーグツト向上を達成したディスカム装ａを提供
しようとするものである。
本発明は、真空チャンバと、このチャンバ内に設けられ
、露光、現像処理がなされたレジスト／４ターンを有す
る基板をベークする熱板と、前記チャンバ内に前記熱板
から離間して設けられた温度制御板と、前記熱板上の基
板を前記温度制御板上に搬送するウオーキングビーム方
式の搬送手段と、前記温度制御板上の基板表面のレジス
トパターンをディスカム処理するディスカム処理手段と
、前記温度制御板上の基板の温度検出を行なう検出手段
と、この検出手段からの検出−信号により設定した温度
で前記ｒイスカム処理手段を作動すると共に、その作動
時間を制御するディスカム制御機構とを具備し几ことを
特徴とするものである。かかる本発明によれば処理の連
続化と温度制御板上の基板表面のレジストパターンの設
定し次温度でのディスカム処理とを達成でき、ひいては
スルーグツトの大幅な向上、自動化が可能なディスカム
装置を提供できる。
、露光、現像処理がなされたレジスト／４ターンを有す
る基板をベークする熱板と、前記チャンバ内に前記熱板
から離間して設けられた温度制御板と、前記熱板上の基
板を前記温度制御板上に搬送するウオーキングビーム方
式の搬送手段と、前記温度制御板上の基板表面のレジス
トパターンをディスカム処理するディスカム処理手段と
、前記温度制御板上の基板の温度検出を行なう検出手段
と、この検出手段からの検出−信号により設定した温度
で前記ｒイスカム処理手段を作動すると共に、その作動
時間を制御するディスカム制御機構とを具備し几ことを
特徴とするものである。かかる本発明によれば処理の連
続化と温度制御板上の基板表面のレジストパターンの設
定し次温度でのディスカム処理とを達成でき、ひいては
スルーグツトの大幅な向上、自動化が可能なディスカム
装置を提供できる。
以下、本発明の実施例を第１図を参照して設置する。
図中の１は真空チャンバであり、このチャンバ１の左側
壁中央には基板の搬送口２が設けられている。前記チャ
ンバ１の左側壁下部には真空引き管３、右側壁下部忙は
真空リーク管４、上壁には０８ガス導入管５が夫々設け
られている。ま念、前記チャンバ１内には熱板６が設置
きれており、かつ該熱板６０基板がセットされる上面は
前記搬送口２に対応するように位置している。前記チャ
ンバ１内には温度制御板７が前記熱板６に対して所望距
離はなれて設置されており、かつ該温度制御板７Ｆｉそ
の上面が前記熱板６上面の位置よシ低くなるように配ｒ
ＩＬ−ｇれている。なお、前記温度制御＠７には、蛇行
したヒータ及び冷媒を循環させるための蛇行し次配管（
いずれも図示せず）が埋設され、該制御板７の温度を基
板の温度、容量等との関係で制御できるようになってい
る。また、前記温度制御板はプラズマ発生のための一方
の電極として用いられる。
壁中央には基板の搬送口２が設けられている。前記チャ
ンバ１の左側壁下部には真空引き管３、右側壁下部忙は
真空リーク管４、上壁には０８ガス導入管５が夫々設け
られている。ま念、前記チャンバ１内には熱板６が設置
きれており、かつ該熱板６０基板がセットされる上面は
前記搬送口２に対応するように位置している。前記チャ
ンバ１内には温度制御板７が前記熱板６に対して所望距
離はなれて設置されており、かつ該温度制御板７Ｆｉそ
の上面が前記熱板６上面の位置よシ低くなるように配ｒ
ＩＬ−ｇれている。なお、前記温度制御＠７には、蛇行
したヒータ及び冷媒を循環させるための蛇行し次配管（
いずれも図示せず）が埋設され、該制御板７の温度を基
板の温度、容量等との関係で制御できるようになってい
る。また、前記温度制御板はプラズマ発生のための一方
の電極として用いられる。
更に、図中の８は一対のビーム状レールからなるウオー
キングビームであり、このウオーキングビーム８は実線
で示す位置から二点鎖線で示すように上方、前方、下方
及び後方に駆動して前記熱板６上の基板を前記温度制御
板７上に搬送する。前記温度制御板７上方には、平板電
極９が上下動自在に配設されており、該平板電極９は高
周波電源１０に接続されている。また、前記平板電極９
には前記温度制御板７上の基叛温度を測定するための２
本の温度センサ１１ａ。
キングビームであり、このウオーキングビーム８は実線
で示す位置から二点鎖線で示すように上方、前方、下方
及び後方に駆動して前記熱板６上の基板を前記温度制御
板７上に搬送する。前記温度制御板７上方には、平板電
極９が上下動自在に配設されており、該平板電極９は高
周波電源１０に接続されている。また、前記平板電極９
には前記温度制御板７上の基叛温度を測定するための２
本の温度センサ１１ａ。
Ｊｌｂが電気的に絶縁して挿着てれている。これら温度
センサｌｌａ、ｌｌｂは制御回路１２に接続されている
。この制御回路Ｉ２は、前記温度センサｌｌｈ、ｌｌｂ
からの温度が設定した温度になった時、前記高周波電源
１０をオンすると共に、その電源１０を設定温度にみあ
った時間作動でぜる信号を同電源１０に出力する機能全
有する。この時の基板温度とプラズマ時間（作動時間）
は例えば第２図に示す基板温度×プラズマ時間と、レジ
スト寸法変動との関係の特性図より設定されろ。
センサｌｌａ、ｌｌｂは制御回路１２に接続されている
。この制御回路Ｉ２は、前記温度センサｌｌｈ、ｌｌｂ
からの温度が設定した温度になった時、前記高周波電源
１０をオンすると共に、その電源１０を設定温度にみあ
った時間作動でぜる信号を同電源１０に出力する機能全
有する。この時の基板温度とプラズマ時間（作動時間）
は例えば第２図に示す基板温度×プラズマ時間と、レジ
スト寸法変動との関係の特性図より設定されろ。
次に、本発明装置の作用を説明する。
１ず、ポリメタクリレートのＥＢレジスト膜の塗布、露
光、現像処理がなされたブランクマスクを用意し、この
ブランクマスク１３をチャンバ１の搬送口２から例えば
１００℃±５０℃に設定された熱板６上に搬送すること
によりブランクマスク１３上のレノスト／４ｊｌ−ンが
ベークされる。この時、搬送口２が１ランクマスク１３
と同時に閉じられると共に、真空′引き管３よりチャン
バ１内のガスを排気し、例えば０．１〜Ｑ、 ９ ｔｏ
ｒｒ程度の真空度に設定する０ベークを真空引きを含め
て約３分間で終了した後、ウオーキングビーム８を初期
位置Ｐ□から上昇させて２８点に移動てせ、ブランクマ
スク１３金持ち上げる。更に、ウオーキングビーム８ｆ
Ｐ。
光、現像処理がなされたブランクマスクを用意し、この
ブランクマスク１３をチャンバ１の搬送口２から例えば
１００℃±５０℃に設定された熱板６上に搬送すること
によりブランクマスク１３上のレノスト／４ｊｌ−ンが
ベークされる。この時、搬送口２が１ランクマスク１３
と同時に閉じられると共に、真空′引き管３よりチャン
バ１内のガスを排気し、例えば０．１〜Ｑ、 ９ ｔｏ
ｒｒ程度の真空度に設定する０ベークを真空引きを含め
て約３分間で終了した後、ウオーキングビーム８を初期
位置Ｐ□から上昇させて２８点に移動てせ、ブランクマ
スク１３金持ち上げる。更に、ウオーキングビーム８ｆ
Ｐ。
点、２４点に移動し、ブランクマスク１３を温度制御板
７（例えば常温に設定）上に設置ｉｔすることにより冷
却する。この時、上方に位置し定平板電極９を下降させ
て、該１を極９に挿着された２本の温度センサｌｌｈ、
ｌｌｂをブランクマスク１３上面に接触させて温度を測
定する。
７（例えば常温に設定）上に設置ｉｔすることにより冷
却する。この時、上方に位置し定平板電極９を下降させ
て、該１を極９に挿着された２本の温度センサｌｌｈ、
ｌｌｂをブランクマスク１３上面に接触させて温度を測
定する。
これらセンサ１１＊、ｌｌｂからの信号は制御回路１２
に出力され、設定温度に達すると、該制御回路１２から
高周波電源１０をオンさせると共に、前述し次＠２図の
ような基板温度Ｘｆプラズマ時間レジスト寸法変動量か
ら求められ念高周波電源１０の作動時間を設定する信号
が同電源１０に出力される。これにより平板電極９と接
地され念温度制御板７の間にプラズマが発生する。この
時点で、ガス導入管５からウエッ）０．ｆｆスがチャン
バ１内に導入され、温度制御板７上のブランクマスク１
３のレノストノ母ターンが設定され九基板温度Ｘ時間に
よｌ） ！’ ４スカム処理がなされる。プラズマによ
る！”イスカム処理の終了後、真空リーク′ｉ＃４より
リークを行ない、ウオーキングビーム８ｆＰ、点の位置
から上昇させ、ブランクマスク１３ｆ乗せて搬送し、搬
送口２よ！ｌｌ搬出させる。
に出力され、設定温度に達すると、該制御回路１２から
高周波電源１０をオンさせると共に、前述し次＠２図の
ような基板温度Ｘｆプラズマ時間レジスト寸法変動量か
ら求められ念高周波電源１０の作動時間を設定する信号
が同電源１０に出力される。これにより平板電極９と接
地され念温度制御板７の間にプラズマが発生する。この
時点で、ガス導入管５からウエッ）０．ｆｆスがチャン
バ１内に導入され、温度制御板７上のブランクマスク１
３のレノストノ母ターンが設定され九基板温度Ｘ時間に
よｌ） ！’ ４スカム処理がなされる。プラズマによ
る！”イスカム処理の終了後、真空リーク′ｉ＃４より
リークを行ない、ウオーキングビーム８ｆＰ、点の位置
から上昇させ、ブランクマスク１３ｆ乗せて搬送し、搬
送口２よ！ｌｌ搬出させる。
従って、本発明の装置によれば真空チャンノナ１内でベ
ーク、ディスカム処理を行なうため、処理の連続化、ひ
いてはスループットの大幅な向上を達成できる。
ーク、ディスカム処理を行なうため、処理の連続化、ひ
いてはスループットの大幅な向上を達成できる。
ま之、ブランクマスク１３ｆ：温度制御＆ｉ上に設置し
て、冷却しながらプラズマ処理を行なうため、プラズマ
によるブランクマスク１３の温度上！＋全抑制できる。
て、冷却しながらプラズマ処理を行なうため、プラズマ
によるブランクマスク１３の温度上！＋全抑制できる。
しかも、ブランクマスク１３の温度とプラズマ時間をデ
ィスカム時のレジスト寸法変ｖＪｔとの関係で設定した
状態でプラズマ処理を遂行できる。その結果、均一で精
度の高いディスカム処理を行なうことができるＯ なお、温度制御板７を熱板６表面より低い位置に設ける
ことによって、温度制御板７に基板全設置し九時、該熱
板６からの基板への熱影響を効果的に這断でき、基板の
温度制御性を改善できる。
ィスカム時のレジスト寸法変ｖＪｔとの関係で設定した
状態でプラズマ処理を遂行できる。その結果、均一で精
度の高いディスカム処理を行なうことができるＯ なお、温度制御板７を熱板６表面より低い位置に設ける
ことによって、温度制御板７に基板全設置し九時、該熱
板６からの基板への熱影響を効果的に這断でき、基板の
温度制御性を改善できる。
また、温度制御板７にその＠度を制御できる機能をもた
せることによって、基板の容量や温度（ベーク温度）の
変更に十分に対応して該基板温度の制御を行なうことが
可能となる。
せることによって、基板の容量や温度（ベーク温度）の
変更に十分に対応して該基板温度の制御を行なうことが
可能となる。
なお、上記実施例ではディスカム処理手段としてプラズ
マを発生させる電極と高周波電源等により構成したが、
オゾンをチャン・々内に導入するオゾン発生器を用いて
もよい。
マを発生させる電極と高周波電源等により構成したが、
オゾンをチャン・々内に導入するオゾン発生器を用いて
もよい。
以上、詳述した如く本発明によればベーク、冷却及びｒ
イスカムの処理を連続化して大幅なスルーグツトの向上
と、均一で精度の高いディスカム処理を達成できるディ
スカム装置を提供できる。
イスカムの処理を連続化して大幅なスルーグツトの向上
と、均一で精度の高いディスカム処理を達成できるディ
スカム装置を提供できる。
第１図は本発明の一実施例を示すｆ”イスカム装置の概
略図、第２図は基板温度）Ｃｆラズマ時間とディスカム
によるレジスト寸法質ｒｊＩＪＪ−ｍとの関係を示す特
性図である。 Ｉ・・・真空チャンバ、２・・・搬送口、６・・・熱板
、７・・・温度制御板、８・・・ウオーキングビーム、
９・・・平板電極、１０・・・高周波電源、１１ ｍ
、 １ ｌ ｂ一温度センサ、１２・・・制御回路、１
３・・・ブランクマスク（基板）。 出願人代理人 弁理士 鈴 江 武 彦第１図
略図、第２図は基板温度）Ｃｆラズマ時間とディスカム
によるレジスト寸法質ｒｊＩＪＪ−ｍとの関係を示す特
性図である。 Ｉ・・・真空チャンバ、２・・・搬送口、６・・・熱板
、７・・・温度制御板、８・・・ウオーキングビーム、
９・・・平板電極、１０・・・高周波電源、１１ ｍ
、 １ ｌ ｂ一温度センサ、１２・・・制御回路、１
３・・・ブランクマスク（基板）。 出願人代理人 弁理士 鈴 江 武 彦第１図
Claims (4)
- （１）真空チャンバと、このチャンバ内に設けられ、露
光、現像処理がなされたレジストパターンを有する基板
をベークする熱板と、前記チャンバ内に前記熱板から離
間して設けられた温度制御板と、前記熱板上の基板を前
記温度制御板上に搬送するウォーキングビーム方式の搬
送手段と、前記温度制御板上の基板表面のレジストパタ
ーンをディスカム処理するディスカム処理手段と、前記
温度制御板上の基板の温度検出を行なう検出手段と、こ
の検出手段からの検出信号により設定した温度で前記デ
ィスカム処理手段を作動すると共に、その作動時間を制
御するディスカム制御機構とを具備したことを特徴とす
るディスカム装置。 - （２）温度制御板は、その温度を基板の温度、容量との
関係で制御される機能を有することを特徴とする特許請
求の範囲第１項記載のディスカム装置。 - （３）温度制御板は、その上面が熱板上面の位置より低
くなるように真空チャンバ内に設けられていることを特
徴とする特許請求の範囲第１項記載のディスカム装置。 - （４）ディスカム処理手段は、プラズマを発生する電極
と高周波電源から構成されていることを特徴とする特許
請求の範囲第１項乃至第３項いずれか記載のディスカム
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60156510A JPS6218028A (ja) | 1985-07-16 | 1985-07-16 | デイスカム装置 |
| US06/884,640 US4800251A (en) | 1985-07-16 | 1986-07-11 | Apparatus for forming a resist pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60156510A JPS6218028A (ja) | 1985-07-16 | 1985-07-16 | デイスカム装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6218028A true JPS6218028A (ja) | 1987-01-27 |
| JPH0149012B2 JPH0149012B2 (ja) | 1989-10-23 |
Family
ID=15629345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60156510A Granted JPS6218028A (ja) | 1985-07-16 | 1985-07-16 | デイスカム装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4800251A (ja) |
| JP (1) | JPS6218028A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0515359U (ja) * | 1991-08-05 | 1993-02-26 | 住友電装株式会社 | シールド線用接続端子 |
| US6022672A (en) * | 1993-11-19 | 2000-02-08 | Sony Corporation | Method of manufacturing semiconductors having improved temperature control |
| JP2005150678A (ja) * | 2003-11-19 | 2005-06-09 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0129663B1 (ko) * | 1988-01-20 | 1998-04-06 | 고다까 토시오 | 에칭 장치 및 방법 |
| JPH04207026A (ja) * | 1990-11-30 | 1992-07-29 | Toshiba Corp | プラズマ処理装置 |
| US6342941B1 (en) | 1996-03-11 | 2002-01-29 | Nikon Corporation | Exposure apparatus and method preheating a mask before exposing; a conveyance method preheating a mask before exposing; and a device manufacturing system and method manufacturing a device according to the exposure apparatus and method |
| TW464944B (en) * | 1997-01-16 | 2001-11-21 | Tokyo Electron Ltd | Baking apparatus and baking method |
| US6309976B1 (en) | 1999-03-22 | 2001-10-30 | Taiwan Semiconductor Manufacturing Company | Critical dimension controlled method of plasma descum for conventional quarter micron and smaller dimension binary mask manufacture |
| US6780571B1 (en) * | 2002-01-11 | 2004-08-24 | Taiwan Semiconductor Manufacturing Company, Limited | Upside down bake plate to make vertical and negative photoresist profile |
| JP4519037B2 (ja) * | 2005-08-31 | 2010-08-04 | 東京エレクトロン株式会社 | 加熱装置及び塗布、現像装置 |
| US20070155071A1 (en) * | 2005-10-07 | 2007-07-05 | Chan Winston K | Method of reducing edge height at the overlap of a layer deposited on a stepped substrate |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4292384A (en) * | 1977-09-30 | 1981-09-29 | Horizons Research Incorporated | Gaseous plasma developing and etching process employing low voltage DC generation |
| JPS6056431B2 (ja) * | 1980-10-09 | 1985-12-10 | 三菱電機株式会社 | プラズマエツチング装置 |
| US4507539A (en) * | 1982-01-06 | 1985-03-26 | Sando Iron Works Co., Ltd. | Method for continuous treatment of a cloth with the use of low-temperature plasma and an apparatus therefor |
| US4568734A (en) * | 1983-02-15 | 1986-02-04 | Eastman Kodak Company | Electron-beam and X-ray sensitive polymers and resists |
| JPS6060060A (ja) * | 1983-09-12 | 1985-04-06 | 株式会社日立製作所 | 鉄道車両の扉開閉装置 |
| US4557797A (en) * | 1984-06-01 | 1985-12-10 | Texas Instruments Incorporated | Resist process using anti-reflective coating |
| US4657618A (en) * | 1984-10-22 | 1987-04-14 | Texas Instruments Incorporated | Powered load lock electrode/substrate assembly including robot arm, optimized for plasma process uniformity and rate |
| US4693777A (en) * | 1984-11-30 | 1987-09-15 | Kabushiki Kaisha Toshiba | Apparatus for producing semiconductor devices |
| US4645562A (en) * | 1985-04-29 | 1987-02-24 | Hughes Aircraft Company | Double layer photoresist technique for side-wall profile control in plasma etching processes |
| US4699689A (en) * | 1985-05-17 | 1987-10-13 | Emergent Technologies Corporation | Method and apparatus for dry processing of substrates |
-
1985
- 1985-07-16 JP JP60156510A patent/JPS6218028A/ja active Granted
-
1986
- 1986-07-11 US US06/884,640 patent/US4800251A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0515359U (ja) * | 1991-08-05 | 1993-02-26 | 住友電装株式会社 | シールド線用接続端子 |
| US6022672A (en) * | 1993-11-19 | 2000-02-08 | Sony Corporation | Method of manufacturing semiconductors having improved temperature control |
| JP2005150678A (ja) * | 2003-11-19 | 2005-06-09 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0149012B2 (ja) | 1989-10-23 |
| US4800251A (en) | 1989-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4292384A (en) | Gaseous plasma developing and etching process employing low voltage DC generation | |
| JP3892609B2 (ja) | ホットプレートおよび半導体装置の製造方法 | |
| JPS6218028A (ja) | デイスカム装置 | |
| JPS59152618A (ja) | 加熱処理方法およびその装置 | |
| JP3708786B2 (ja) | レジストパターン形成方法及び半導体製造システム | |
| JPH09320799A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JP3131938B2 (ja) | 熱処理装置及び熱処理方法 | |
| JP3247976B2 (ja) | 熱処理装置 | |
| JP2882180B2 (ja) | ベーク処理装置 | |
| JP2779536B2 (ja) | 真空処理装置 | |
| KR100239405B1 (ko) | 반도체 제조장치 | |
| JPS63118081A (ja) | 真空内処理方法及びその装置 | |
| JPH06104169A (ja) | 半導体製造装置 | |
| EP0185366B1 (en) | Method of forming resist pattern | |
| JPS61168920A (ja) | 物品処理装置 | |
| JP2923332B2 (ja) | 熱処理方法および熱処理装置、ならびに加熱体の制御方法 | |
| JP2656658B2 (ja) | 試料温度制御方法及び真空処理装置 | |
| JP2509820B2 (ja) | 成膜装置 | |
| JPH0734436B2 (ja) | 半導体装置の製造方法および製造装置 | |
| JPH03288440A (ja) | 半導体基板用加熱装置 | |
| JP3269781B2 (ja) | 真空処理方法及び装置 | |
| JPH04369211A (ja) | レジストベーク方法及びレジストベーク装置 | |
| JPH0391231A (ja) | レジスト膜のベーキング方法およびその装置 | |
| JPS6333275B2 (ja) | ||
| JPS63164431A (ja) | ドライエツチング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |