JPS62176343A - 同期装置及びその作動方法 - Google Patents

同期装置及びその作動方法

Info

Publication number
JPS62176343A
JPS62176343A JP61316052A JP31605286A JPS62176343A JP S62176343 A JPS62176343 A JP S62176343A JP 61316052 A JP61316052 A JP 61316052A JP 31605286 A JP31605286 A JP 31605286A JP S62176343 A JPS62176343 A JP S62176343A
Authority
JP
Japan
Prior art keywords
signal
mentioned
utilization system
output
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61316052A
Other languages
English (en)
Other versions
JPH0799827B2 (ja
Inventor
ガリー　ジョー　グリムス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPS62176343A publication Critical patent/JPS62176343A/ja
Publication of JPH0799827B2 publication Critical patent/JPH0799827B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
    • H03K21/406—Synchronisation of counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はディジタルシステム用の同期装置、具体的には
多数のクロックソース間で切換えが行なわれる際にシス
テムのタイミングを維持するための装置に関するもので
ある。
本発明の背景 デイジタルスウィッチング（交換）やトランスミッショ
ン（伝送）システム等のディジタルシステムには、オペ
レーションを同期し、コントロールするための正確なり
ロックパルス源が要る。ディジタルシステムが他のシス
テムと結合されていないスタンドアロンの状態では、ク
ロックパルスはそのシステム内部のソースから供給でき
る。しかし、この方がよくあるケースだが、ディジタル
システムはしばしば、それ自身の内部クロックソースを
持つ他のディジタルシステムと結合されたり或いは、通
信しなければならない。２つ以上のディジタルシステム
が互いに通信する時には、二つのシステムのタイミング
を同期するために一つのシステムから他方のシステムに
タイミングの情報を送る必要がある。この同期は２つの
システム間で動かされるデータのロスや毀損を防ぐのに
必要である。
従ってディジタルシステムは時間が異なれば、異なった
タイミングソースでコントロールできるようになってい
なければならない。
システムがある時には自分自身の内部クロックソースで
コントロールされ、又別の時にはそれが通信でさる他の
システムの一つのクロックワースからコントロールされ
る事が求められる。
ディジタルシステムを一つのクロックソースから別のク
ロックソースに切替える事は色々なりロックソースの周
波数と位相の関係に関する問題を提起する。これらの色
々なソースの周波数と位相は、ソースの切換えがなされ
た時にコントロールされるシステムが受けるクロツクシ
グナル中のトランジェントが最小になるように正確にコ
ントロールされねばならない。これは、コントロールさ
れるシステムが丁度送りつつあるデータシグナルのロス
や汚損が最小であるために必要である。
この問題の明白な解決法は、あるソースから別のソース
に切替えられた際に、タイミングの変化をコントロール
されるシステムが気にしなくてもよいように、周波数、
位相共全く同一のプレシジョンクロックサーキットを色
々なりロックシースに装着しておく事であろう。そのよ
うな周波数や位相能力を持った多数のクロックソースを
供給するのは経済的に可能ではない。多数のり一スにつ
いて、求められる周波数の安定を達成するのは多分可能
である。しかし、多数の゛ソースの位相の同期を保つの
は問題である。特に第一のソースがコントロールされる
システムの一部分となっており、他のソースがコントロ
ールされるシステムの外部にあって、ネットワークの形
や長さが色々と変わる通信ラインを通して、そのシステ
ムに結合されている場合がそうである。
遠く離れたソースをコントロールされるシステムと結び
つけている通信線の長さが、コントロールされるシステ
ムから見た場合、その遠く離れたソースシグナルの位相
に関する決定要因である。従ってローカルタロツクシー
スから遠く離れたソースへ切替える又はその反対の場合
、位相の違いが起らない事を保証するのは難しい。遠く
離れたソースとローカルシステムとが時によって違うラ
インで結ばれ、しかもその異ったラインが異なった位相
と伝導特性を持っている事実がこの難しさをいっそう複
雑にしている。遠く離れたシースの位相をコントロール
されるシステムの所でコントロールする事は、その同じ
遠く離れたソースが独立して操作されてかり、又２そら
く同時に多くの遠く離れた場所にあるディジタルシステ
ムにもクロツクシグナルを出しているので可能性はない
。
要するに、ディジタルシステムのコントロールが一つの
ソースから別のソースに切替わる時ニ、コントロールシ
ステムがいかなる周波数や位相の乱れにも遭遇しないよ
うに、全く同一の周波数及び位相の特性を持った多数の
グロックソースを提供するのが課題である。
本発明の概要 この課題は、あるクロックソースから別のソースに切替
えても、タイミングシグナルに対する位相や周波数の妨
害に出会う事なく、ディジタルシステムをコントロール
する事を可能にする本発明によって解決できる。これら
のクロックソースはコントロールされるシステムに付随
したものでも、コントロールされるシステムの外部にあ
って、例えばＴ１ディジタルトランスミッションシステ
ムのような通信手段によって結びつけられているもので
もよい。種々のクロックソースは全て、その周波数が実
質的に互いに等しいように、求められる周波数安定性を
持っている。しかし、これらの種々のソースの相対的位
相をコントロールする事は、これらが場所的に別個のも
のであり、又コントロールされるディジタルシステムに
異なったネットワーク装置や経路によって結合されるの
だから不可能である。
ディジタルシステムのタイミング入力ヲするソースから
別のソースに切替えることが、コントロールされるシス
テムのタイミングにとって受は入れ雉い邪魔となってし
まうほど、種々のソースの位相が異っているというのが
結論である。
本発明によると、各クロックソースのシグナルは、付属
のカウンターデイバイダーに導かれ、このカウンターデ
イバイダーがソースシグナルを分割して、デイバイダー
の出口で８ＫＨｆクロツクシグナルのようなより低い周
波数のシグナルとする。各デイバイダーからのこの８Ｋ
ＨＭシグナルはスイッチング装置に導かれ、多数のソー
スの内選ばれた只一つからの８　Ｋ　Ｈ’ｚ；、シグナ
ルだけがコントロールされるディジタルシステムに到達
させられる。このスイッチング装置は、どの８ＫＨｚシ
ースがディジタルシステムをコントロールするｌ／ファ
インスシグナルであるかの選択を可能にする。現在の選
択されたレファレンスリースから他のソースの一つに切
替えられた際に、乱れが生じないように、その他のシグ
ナルソースも、各々の付属のデイバイダーの出口では、
選択されたレファレンスシースと同じ位相状態に保たれ
る。
現在のレファレンスソースのデイバイダーからの出力シ
グナルはパルス発生器に導かれ、そこでレファレンスデ
イバイダーによって発生された各パルスのトレイリング
エツジに応じて、位相調節パルスが発生させられ、コン
トロールされるシステムに送られる。この位相調節パル
スは選択されなかったクロックソースに付属するデイバ
イダーのリセット入力にフィードバックされる。この位
相調節パルスは同時にデイバイダーに導かれ、レファレ
ンスソース用のデイバイダーはリセット即ちオールゼロ
ポジションになる。このリセットパルスを選択されなか
ったソース用のデイバイダーに当てると、現在のレファ
レンスソース用のデイバイダーと同期状態となって、各
々ゼロポジションにリセットされる。リセットされると
、各デイバイダーは各々寸属するシグナルシースかも受
けるシグナルのカウントを継続する。選択されなかった
ソースのデイバイダーを、選択されたソースのデイバイ
ダーのゼロ状態と同期化してゼロにリセットする事で、
全てのデイバイダーからの出力の位相が互いに同じであ
る事が確保される。周波数の相違が問題とならぬよう種
々のソースの周波数は互いに十分近いものとなっている
。
このようにして、多数のデイバイダーの出力シグナルの
位相が、デイバイダーがゼロ位置から始めて、対応する
クロックソースから受けるパルスをカウントするにつれ
て、互いに実質上同期状態にとどまる。
選択されなかったソースに到る伝達ライン上の乱れが、
トランジェントフェイズバリエーションを引起こすかも
知れない。しかし、現在選択されたレファレンスシース
が次にゼロ状態になる時、選択されなかったシースのデ
イバイダーがリセットされる際に、フェイズの相異は実
質的に消去されるので、これらのデイスターバンスが蓄
積されて、対応するデイバイダーの出力に顕著な位相の
相異が起るチャンスはな、い。
レファレンスソース用のデイバイダーがゼロ状！、弓に
なる度に、多数のデイバイダーがゼロにリセットされる
仕組によって、全てのデイバイダーの出力シグナルが、
デイバイダーがゼロ位置からｎ番目の位置又はオールｌ
の位置までカウントする間に蓄積される小さな位相のデ
イスターバンスを除くと、強制的に互いに同じ位相とな
るメカニズムができる。
この時間の間に蓄積される位相の相異の量は、現在のレ
ファレンスシースから別のレファレンスソースにシステ
ムのコントロールが切替えられる際、コントロールされ
るディジタルシステムのタイミングに邪魔ヲ引きおこす
ほど十分な大きさではない。ｎ段階のカウンターを備え
る事で、位相調節パルスが現在のソースにより発生させ
られ、選択されなかったソースのデイバイダーに導かれ
る度毎に、選択されなかったレファレンスソースの位相
を調節するための２ｎ−１のグラニュラリティーが得ら
れる。
詳細解説 本発明の一つの可能な具体化例が第１図に、３つのシグ
ナルシースｆ１．ｆ２．ｆ３からなるものとして示され
ている。ローカルの周波数ソース１０３が、シグナルｆ
１ｆｔ、通路１２０を経て調節デイバイダー１０６に送
る。
Ｔ１ディジタルインターフェイス１０１と１０２がソー
スｆ２及びＴ３を受け、（８ＫＨｚ）の出力シグナルｆ
４．ｆ５を通路１１８゜１１９を経て、位相ロックルー
プ（ＰＩ、Ｌ）倍周器１０４，１０５に送る。インター
フェイス１０１，１０２は又通路１４０，１４１によっ
てディジタルスイッチングシステム１１５に結合されて
いる。ＰＬＬ倍周器１０４゜１０５がシグナルｆ４．ｆ
５を増幅し、（４ＭＨｚ）のシグナルｆ９．ｆ１０を各
々通路１２１．１２２ｅ通して調節カウンターデイバイ
ダー１０７，１０８に送る。
デイバイダー１０６〜１０８が、（８ＫＨ２）の出力シ
グナルｆ６．ｆ７．ｆ８を各々通路１２３，１２４，１
２５を通して、レファレンス選択スイッチ１１１の接点
に送る。
通路１３０を通してマイクロプロセッサ−１０９によっ
て送られたシグナルが、どの時間には、ワイパー１３５
を接点す、ｃ、ｄのうちどれと結びつけるかをコントロ
ールする。
ワイパー１３５は通路１３６によってメインＰ　Ｌ　Ｌ
　１１３に結びつけられている。’Ｐ　Ｉ、　Ｌｉ２Ｓ
は通路１３７によってクロックジェネレーター１１４と
結ばれており、クロックジェネレ−ター１１４は通路１
４２によってディジタルスイッチングシステム１１５と
結ばれている。クロックジェネレーター１１４は又各々
通路１３８，１３９によって、ディジタルインターフェ
イス１０１，１０２と、これらの操作をコントロールす
るために結ばれている。
スイッチ１１１が現在選択されたクロックソースからの
パルスを、通路１３６を経て位相調節パルス発生器１１
２に送る。パルス発生器１１２はアウトプットパルスヲ
、通路１３１を経て調節スイッチ１１０に送る。この調
節スイッチ１１０には接点１３２ａ、ｂ。
１３３ａ、ｂ、１３４ａ、、ｂがある。ある与えられた
時間には、接点１３２ａとす、１３３ａとす、１３４ａ
Ｊ：ｂのうち１組のみが開いており、他の２組の接点は
閉じられている。
マイクロプロセッサ−１０９が通路１２９を通して、ど
の時間には接点１３２，１３３゜１３４のうちどのセッ
トが「開」でどのセットが「閉」かをコントロールする
。接点１３２ｂ、１３３ｂ、１３４ｂは各々通路１２６
゜１２７．１２８を経て、位相調節デイバイダー１０６
，１０７，１０８のリセット入力と結ばれている。
遠く離れたソースから受けたシグナルｆ２゜Ｔ３には音
声／データ情報とともに埋め込まれたクロック情報が含
まれている。遠く離れたソースには遠方のプライベート
ブランチエクスチェンジ（ＰＢＸｓ）及び中央のオフィ
スが含まれる。Ｔ１ディジタルインターフェイス１０１
，１０２が受取ったシグナルｆ２゜Ｔ３かもクロツクシ
グナルｆ４．ｆ５を引出して、Ｔ４．Ｔ５を各々倍周器
１０４，１０５に送る。シグナルｆ２．ｆ３の中の音声
／データ情報は通路１４０，１４１を経てディジタルス
イッチングシステム１１５に送られる。
ローカルの周波数ソース１０３ば４　Ｍ　Ｔ（ｚのよう
な高周波シグナルを発生する。ＰＬＬ倍周器１０４，１
０５がＴ４．Ｔ５の周波数を増幅して、ローカルの周波
数ソース１０３の４　Ｍ　ＨｚシグナルｆＩＪ：各目上
環しい４ＭＨｚの周波数ｆ９，７’ｌＯ’を作る。デイ
バイダー１０６，１０７，１０８はシグナルｆ１゜Ｔ９
．ｆ１０を受けて、後述するように互いに位相を調節さ
れた８ＫＨｚのシグナルｆ６゜Ｔ７．Ｔ８を発生させる
。
第１図ではデイバイダー１０６からのシグナルｆ６が現
在のレファレンスシグナルで、シグナルｆ７とＴ８は選
択されなかったシグナルであって、シグナルｆ６と位相
の調節がされている。スイッチ１１１のワイパー１３５
が通路１２３の接点すと結ばれているが、この通路１２
３はシグナルｆ６ｆ：ワイパー１３５を経てメインＰＬ
Ｌ１１３の入力に送っている。メインＰＬＬ１１３はシ
グナル、ｆ　６をフィルターにかけ、増幅して３２　Ｍ
　Ｈｚのシグナル１１．１として、通路１３７を経てグ
ロックジェネレーター１１４に送る。クロックジェネレ
ーター１１４は、シグナルｆｌｌ’！ｚディジタルスイ
ッチングシステム１１５が求めるクロツクシグナルを発
生するのに用いる。
シグナルｆ６はまだ通路１３６を経て位相調節パルス発
生器１１２に送られる。発生器１１２は受取った各々の
シグナルｆ６のトレイリングエツジに対する位相調節パ
ルスを発生させる。接点１．３２ａ、ｂが現在閉いてい
るので、位相調節パルスはデイバイダー１０６には送ら
れない。接点１３３ａ、ｂと１３４ａ、ｂとは現在閉じ
られていて、通路１３１上の位相調節パルスはデイバイ
ダー１０７と１０８に送られる。デイバイダー１０７と
１０８は発生器１１２かもの各パルスによってリセット
される。デイバイダー１０７゜１０８のその結果として
生じる出力シグナルｆ７．ｆ８！ｄ、デイバイダーがリ
セットされる度にシグナルｆ６と強制的に位相が調節さ
れる。
スイッチ１１０の接点１３２，１３３゜１３４のうち一
組は常に開いていて、現在のレファレンスソースのデイ
バイダーの調節を妨げている。スイッチ１１０の残りの
２ｍの接点は常に閉っていて、通路１３１上の位相調節
パルスを残りの二つのデイバイダーに送っている。この
ようにして、スイッチ１１０と１１１が同時に活性化さ
れ、スイッチ１１１の別の入力が選択された際の古いク
ロツクシグナルから新しいシグナルへのスムーズな移行
ができる。このスムーズな移行によりディジタルスイッ
チングシステム１１５により送られたシグナル中のエラ
ーが最少になる。
ローカルのシグナルソースｆ１とシグナルｆ９．ｆ１０
が、通例７４１６１カウンターである位相調節デイバイ
ダー１０６，１０７゜１０８に送られる。デイバイダー
１０６゜１０７．１０８は入力シグナル（ｆｌ、ｆ９゜
ｆ１０）を受け、これらのシグナルの中のパルスをカウ
ントする。デイバイダー１０６゜１０７．１０８は各々
４段階を有している。
本件発明は最も顕著なカウンタービットであるＱ３ステ
ージの出力のみを使用している。
このようにして、デイバイダー１０６，１０７゜１０８
の出力ｆ６．ｆ７．ｆ８は各々のＱ３出力となっている
。
次に、スイッチ１１０と１１１を、システム１１５のコ
ントロールをシグナルｆ１とｆ６かも、シグナルｆ２に
起因するシグナルｆ７に切替えるよう調節されたと仮定
しよう。
シグナルｆ７は通路１２４を経てスイッチ１１１の接点
Ｃに送られる。ワイパー１３５が今度は接点Ｃと結びつ
いて、シグナルｆｌ全通路１３６を経てメインＰＬＬ１
１３と位相調節パルス発生器１１２に送る。メインＰＬ
Ｌ１１３はシグナルｆｌ　ｌｌｒ発生させ、それを通路
１３７を経て３２　Ｍ　Ｈｚのシグナルとしてクロック
ジェネレーター１１４に送る。
ジェネレーター１１４はシグナルｆ１１を受取って、デ
ィジタルシステム１１５が求めるクロツクシグナルを発
生させる。
位相調節パルス発生器１１２は周波数ソースｆ７の各ト
レイリングエツジに対応して調節パルスを発生させる。
この調節パルスは通路１３１を経てスイッチ１１０の接
点１３２゜１３３．１３４に伝達される。周波数ソース
ｆ７は今やレファレンスシグナルであるから周波数ソー
スｆ７を調節する必要はないので、コンタクトセット１
３３は今は開いている。
コンタクトセット１３２と１３４が今は閉じられていて
、デイバイダー１０６と１０８が、シグナルｆ６とｆ８
の位相をシグナルｆ７に合わせるだめの位相調節パルス
を受取れるようになっている。
第２図は、第１図と似ているが第１図のスイッチ１１０
，１１１を構成する接点１３２〜１３５として、バイナ
リ−デコーダー２０１（７４ＬＳ１３９）とロジックゲ
ート２０２〜２０８が示されている。デコーダー２０１
は４つの出力Ｙ１．．Ｙ２．Ｙ３．Ｙ４を持っている。
出力Ｙ４は使用されない。デコーダ＝２０１とその出力
は通路２１９，２２０を経てマイクロプロセッサ−１０
９によってコントロールされる。ある時にはＹｌ、Ｙ２
゜Ｙ３．Ｙ４の内一つが゛高ｔｒとなっており、通路２
１９，２２０によってデコーダー２０１に送られた２ビ
ツトの００．　０１．　１０．１１の状態に対応してい
る。Ｙｌ、Ｙ２．Ｙ３のうち１つの出力が１″高ｎとな
っており、レファレンスシグナルとして使われている特
定のシグナルソースに対応している。シグナルｆ１がレ
ファレンスシグナルである時は出力Ｙｌがｌ″高１１で
、出力Ｙ２．Ｙ３はその時は１１低″となっている。シ
グナルｆ７がレファレンスシグナルである時は出力Ｙ２
が゛高ＩＩで、出力Ｙｌ、Ｙ３ばその時は゛ゝ低ｒｔで
ある。
シグナルｆ８がレファレンスシグナルである時は出力Ｙ
３が″ゝ高″で、その時は出力Ｙ１とＹ２は１″低″と
なっている。
シグナルｆ１が現在レファレンスシグナルであって、通
路１２０を経てデイバイダー１０６に送られたと仮定し
よう。分割されて出来たシグナルｆ６は通路１２３を経
てＡＮＤ−ゲート２０５に送られる。シグナルｆ６が現
在のレファレンスソースであるから、バイナリデコーダ
ー２０１からの出力Ｙ１は１″高″となっている。この
１′高″シグナルは通路Ｙ１を経てＡＮＤゲート２０５
とＯＲゲート２０２へ送られる。この高いＹ１シグナル
によってシグナルｆ６が、ＡＮＤゲート２０５を通過し
て、通路２１６を経てＯＲゲート２０８に到達できる。
デイバイダー１０７，１０８の出力シグナルｆ７．ｆ８
が各々通路１２４，１２５を経てＡＮＤゲート２０６，
２０７に送られる。
シグナルｆ６は現在のレファレンスシグナルであるから
、デコーダー２０１からの出力Ｙ２、Ｙ３は１１低″で
ある。この低出力Ｙ２はＡＮＤゲート２０６とＯＲゲー
ト２０３へ行く。低出力Ｙ３はＡＮＤゲート２０７とＯ
Ｒゲート２０４へ行く。ＡＮＤゲート２０６と２０７の
各々では一つの入力が１１低″で、別の入力が交互に゛
１低ｌ！であったり、″高″となっていることに注意さ
れたい。従ってゲート２０６と２０７は１１オフ′ｌの
ま＼で通路２１７．２１８上のこれらの出力は１ゝ低ｎ
（０）である。
このようにして、シグナルｆ６が今やＯＲゲート２０８
へと通って行く唯一のシグナルである。シグナルｆ６は
ゲート２０８を通過して、通路１３６を経てＰＬＬ１１
３に至り、そして調節パネル発生器１１２に至る。前述
したように、ＰＴ、Ｌｉ２Ｓはシグナルｆ６をフィルタ
ーにかけ、スムーズにし、増幅して３２　Ｍ　Ｈｚのシ
グナル、ｆｌｌを発生させる。
シグナルｆ１１は通路１３７を経てクロックジェネレー
ター１１４に至る。ジェネレーター１１４はシグナルｆ
１１を、使用してスイッチングシステム１１５の求める
クロツクシグナルを発生させる。
シグナルｆ６はまたゲート２０８から通路１３６を経て
パルス発生器１１２へと送られる。発生器１１２はその
信号を用いて、現在の選択されたレファレンスシグナル
ｆ６の各トレーリングエツジにづいて調節パルスを発生
させる。この調節パルスは通路１３１を経てＯＲゲート
２０２，２０３，２０４各々の入力に送られる。デコー
ダー２０１の出力Ｙ１は現在”高Ｉ′であり、Ｙ２．Ｙ
３は″１低ｎとなっている。高い出力Ｙ１はＯＲゲート
２０２へ入力として送られる。ＯＲゲート２０２の結果
として生じる出力は安定的に高く、そして通路２１３を
経てデイバイダー１０６へ送られる。デイバイダー１０
６は、リセットするためには活性のある低シグナルが必
要なので、リセットされない。バイナリデコーダー２０
１からの出力Ｙ２．Ｙ３は現在ＩＩ低″となっておりＯ
Ｒゲート２０３゜２０４へ送られる。ＯＲゲート２０３
，２０４の出力は活性のある低い位相の調節パルスで、
通路２１４，２１５’＆経て各々デイバイダー１０７．
１０８へ送うれる。デイバイダー１０７．１０８のリセ
ット入力上のこの活性のある低パルスが、通路上の調節
パルスがジェネレーター１１２から送られる度に、デイ
バイダー１０７．１０８をゼロにリセットする。
第３図は位相調節をしていないランダム位相の３つのシ
グナルｆ６．ｆ７．ｆ８１！：示している。第４図は第
３図と同じシグナルを示しているが、シグナルｆ７とｆ
８の位相はジェネレーター１１２からの調節パルスによ
ってシグナルｆ６にあわせである。調節パルスは最初時
間ａのところで現れる。調節パルスはシグナルｆ７を、
デイバイダー１０７を時間ａでリセットする事により調
節する。これによりデイバイダーの出力はゞ１高″から
１１低″になる。シグナルｆ８はデイバイダー１０８が
時ｆｆｆｉ　ａでリセットされる時に調節される。
このリセッティングはデイバイダー１０８の出力がゝ１
低Ｉ′である時間を延長する。３つのシグナル全てが時
間す、ｃでは位相があっている。
第５図はシグナルｆ７をシグナルｆ６にあわせるもつと
詳細を図示している。シグナルｆ６は第５図の線ａで、
シグナルｆ４は線すで示されている。シグナルｆ６とｆ
４は両方共８ＫＨｚだが位相は合ってないと仮定しよう
。第５図の線Ｃは、周波数シグナルｆ４を倍周器１０４
を通過させる効果を示している。
倍周器１０４が入ってくるｆ４シグナルを、第１図の場
合の５００倍ではなく、１６倍にに増幅すると仮定しよ
う。第５図の線ｄはデイバイダー１０７をリセットする
ために送られた位相調節パルスを示している。この調節
パルスはシグナルｆ６のトレイリングエツジによって発
生させられる。第５図の線ｌから線りまではリセットパ
ルスのデイバイダー１０７の４つの段階への影響を示し
ている。
第５図の線ｅは最も顕著でないビット（アウトプットＱ
Ｏ）を示しているが、これは調節パルスが時間ａで起っ
た時に既に″低″であるからリセットパルスを受けても
位相が変化しない。第５図の線ｆは３番目に顕著なビッ
トの波形（Ｑｌ）だが、調節パルスが生じた時には既に
１′低ｕであるので、″低′ｌのま＼である。第５図の
線ｇでは、調節パルスが２番目に最も顕著なビット（出
力Ｑ２）の高パルスを時間ａでゼロにリセットしている
。第５図の線りは、調節パルスが最も顕著なビット（出
力Ｑ３）の波形の高パルスを時間ａでゼロにリセットす
るのを示している。ラインｈ上の結果として生じるシグ
ナルｆ７は今やシグナルｆ６と同位相である。本発明で
は最も顕著なビットの波形のみが使われている事に注意
されたい。
第６図は１４の周波数が若干ｆ６より小さい場合のシグ
ナルｆ６とｆ７”ｋ図示している。
第６図の線ａと線すが各々シグナルｆ６と１４を示して
いる。倍周器１０４がｆ４シグナルを１６倍に増幅する
と仮定しよう。第６図の線ａはレファレンスシグナルｆ
６のトレリングエッジでの位相調節パルスを示している
。
第６図の線１から線りまでは増幅されたｆ４シグナルが
デイバイダー１０７を通過した後の出力を示す。第６図
の線ｅがデイバイダー１０７の最も目立だないビットの
波形（ＱＯ）を示す。この場合、調節パルスが７番目に
高いパルスをその持続期間を短かくするためにゼロにリ
セットする。第６図の線ｆでは調節パルスは３番目に高
いパルスの持続期間をそのパルスをゼロにリセットする
事によって短かくする。第６図の線ｇでは、調節パルス
は２番目に顕著なビットの波形の２番目のパルスをリセ
ットする。第６図の線りは最も顕著なビットの波形の高
パルス全時間ａの時にリセットする調節パルスを示す。
結果として生する出力シグナルｆ７が位相調節パルスを
与えた後では、レファレンス周波数のｆ６と同じ位相を
持っている事に注意されたい。
第７図は、シグナルｆ４がｆ６より大きい場合のシグナ
ルｆ４．ｆ６．ｆ７に示している。第７図のｉａ％線す
は各々シグナルｆ６゜ｆ４を示している。第７図の線Ｃ
は１６倍に増幅された後のシグナルｆ４を示す。第７図
の線ｄはレファレンスシグナルｆ６のトレイリングエツ
ジで生ずる位相調節パルスを示す。
第７図の線ｅはデイバイダー１０７の最も目立たないビ
ットを示す。いかにして調節パルスが１１番目に高いパ
ルスの゛ハイタイムＪＪｌゝシュートカット″するかに
注目されたい。
第７図の線ｆでは、３番目に顕著なデイバイダーシグナ
ル（Ｑｌ）の５番目の高パルスの後で、波形の″ゝロー
タイムＤ″ｆ！：調節パルスが引伸ばしている。第７図
の線ｇでは、２番目に顕著なデイバイダーシグナル（Ｑ
２）の２番目の高パルスの後で゛ロータイム′Ｉを調節
パルスが引き伸ばしている。第７図の線りは最も顕著な
ピットデイバイダーシグナル（Ｑ３）の最初の高パルス
の後で１″ロータイム〃を調節パルスが引き伸ばしてい
るのを示している。
第６図は調節を要するシグナルの周波数がレファレンス
シグナルより小さい時（ｆ４くｆ６）には、調節パルス
が発生する度に、調節されたシグナルの「アップタイム
」が短かくされている事を示している。第７図では、調
節を要するシグナルの周波数がレファレンスシグナルよ
り大きい時Ｃｆ４＞ｆ６）には、調節されたシグナルの
１ダウンタイム」が長くされている。
第８図は、２つのシグナルの位相が合わない状態で、位
相調節なしに一つのシグナルソースから別のソースに切
替えられた時のメインＰＬＬ１１３の出力を示している
。ソースが切替えられた時間ＡＩ以後に生ずる極端なオ
シレーションに注意されたい。トレランスｆＨｎハイエ
ンドフリーケンジ−トレランスでトレランスｆＬはロー
エンドフリーケンジ−トレランスである。ディジタルス
イッチングシステム１１５が、規格外れのクロックタイ
ミングシグナルや規格外れのクロックタイミングがディ
ジタルネットワーク内の他のスイッチに送られていく事
によって、エラーを生じたりデータを破壊してしまうお
それのある時間帯を表わす波形の影をほどこした部分に
注意されたい。
第９図は一つのシグナルソースかも別のシグナルソース
への切替えが、本発明により位相調節をしてなされた時
のメインＰＬＬ１１３の出力を示している。ソースが切
替えられた時ｉ［Ａ１にｓ−＋４る、一つのソースから
他のソースへの切替えが位相調節によりずっとスムーズ
になっている事に注意されたい。位相調節の行なわれな
かった第８図の状態とは反対に、選択されなかったシグ
ナルの位相調節がなされた時にはエラーやデータの破壊
は生じない。また第８図のＡ１とＡ２との時間差は第９
図のＡ１とＡ２の時間差より大きい。システム１１５に
おいてエラーやデータの破壊が起るかも知れないのはこ
の人１からＡ２への時間帯においてである。
要約すると、タイミング用のクロックソースが切替えら
れる場合、ディジタルスイッチングシステムには位相の
調節が必要である。
位相調節がないと、切替えがなされた時にエラーやデー
タの破壊が生じうる。本発明は、一つのシグナルソース
から別のシグナルソースへの切替えを、コントロールさ
れるディジタルシステムの提供するシグナルにエラーを
起さずに行う事を可能にするものである。
本発明の一つの具体化例を発表したが、別添の請求範囲
の中での構造的細部の変更は可能であり、又期待される
ところでもある。摘要に含まれているもの、あるいはこ
こで発表しだものに限定する意図は全くない。上述の装
置は本発明の原理の応用の一例にしかすぎない。技能者
であれば、本発明の精神や範囲を逸脱する事なく、他の
組み合わせを工夫する事が、通常可能である。
【図面の簡単な説明】
第１図は、本発明を具現化する装置を示す図、 第２図は、第１図の装置の詳細を示す図、及び 第３図乃至第９図は第１図と第２図の動作の詳細を示す
タイミング図である。 く主要部分の符号の説明〉 デジタルインターフェース　・・・・・・　１０１マイ
クロプロセツサ　　　　・・・・・・　１０９０−カル
周波数源　　　　　・・・・・・　１０３位相調節デバ
イダ　　　・・・・・・　１０１１％　１０７．１０８
調節スイッチ　　　　　　　・・・・・・　１１０位相
調節パルス発生器　　　・・・・・・　１１２ＰＬＬ周
波数源　　　　　　・・・・・・　１０４基準値選択ス
イッチ　　　　・・・・・・　１１１主ＰＬＬ　　　　
　　　　　・・・・・・　１１３デジタル交換システム
　　　・・・・　１１５テレグラフ　カムパニー ＦＩＧ、　Ｊ Ｆ／に、　　４ 釉」Ａ　　　鮨Ｂ　　　姉納Ｃ ＦＩＧ、　　５ 曹りハ Ｆ／に、　　６ ・Ａへ→ト時剤Ｂ ＦＩＧ、　　７ ト時刻へ ＦＩＧ、　　θ Ｆ／（５，９ 別紙の通り描書１−た岨釧歯ル１通算出脅１．孝子手続
補正書 昭和６２年　２月／？口 特許庁長官　　黒　１）明　雄　　殿 １、！１９件の表示 昭和６１年特許願第３１６０５２号 ２、発明の名称 同期装置及びその作動方法 ３、補正をする者 ・ｈ件との関係　　特許出願人 ４、代理人 「明　　細　　書」

Claims (1)

  1. 【特許請求の範囲】 １、誤りのないタイミングシグナルを利用システムに供
    給する同期装置において； 複数のシグナルソース、 之等シグナルソースの内の一つの出力信 号を、タイミングシグナルとして上述の利 用システムに供給するセレクター、 上述のシグナルソースの内上述の選択さ れたシグナルソース以外のシグナルソース の出力信号を上述の選択されたシグナルソ ースの出力信号と位相を揃えるため上述の 選択されたシグナルソースの出力信号によ つてコントロールされる装置、及び 上述の選択されたシグナルソースの上述 の出力信号の供給を終了せしめ、上述の他 のシグナルソースの内の一つの出力信号を 上述の利用システムにタイミングシグナル として供給するため上述のセレクターを活 動せしめるセレクターコントロール装置と からなり、茲にこの装置は上述のセレクタ ーが上述の他の諸シグナルソースの内の一 つの出力信号を上述の利用システムに供給 する時、誤りのないタイミングシグナルを 上述の利用システムに供給することが出来 るものとする同期装置。 ２、誤りのないタイミングシグナルを利用システムに供
    給するための同期装置において；複数のシグナルソース
    、 上述のシグナルソースの内から選択され た一つのシグナルソースの出力信号を上述 の利用システムに供給するセレクター、 上述の信号が上述の利用システムに供給 されるのに応じて位相コントロールシグナ ルを発生する位相コントロールシグナルジ エネレーター、 上述シグナルソースの内選択されなかつ た他のシグナルソースに、上述の位相コン トロールシグナルを与えることによつて、 上述の他のシグナルソースの出力信号を上 述の選択された一つのシグナルソースの出 力信号と同期せしめる装置、及び 上述の選択されたシグナルソースの出力 信号の供給を終了せしめ選択されなかつた 他のシグナルソースの内の一つのシグナル ソースの出力信号をタイミングシグナルと して上述の利用システムに供給するため上 述のセレクターを作動せしめるためのセレ クターコントロール装置とからなり、茲に 最後に言う装置は、上述のセレクター装置 が上述の選択されなかつたシグナルソース の内の一つのシグナルソースの出力を上述 の利用システムに供給する時、上述の利用 システムに誤りのないタイミングシグナル を供給するために有効であるものとする同 期装置。 ３、誤りのないクロツクタイミングシグナルを利用シス
    テムに供給するための同期装置 において； ほゞ同じ周波数の複数のクロツクシグナ ル装置、 上述のクロツクシグナル装置の各々から のクロツクシグナルを上述のクロツクシグ ナル装置の各々は特定された個別のカウン ターデイバイダーに供給する装置、 上述のデイバイダーの内選択された何れ かのデイバイダーからの出力クロツクシグ ナルを上述の利用システムにレフアレンス クロツクタイミングシグナルとして供給す るセレクター装置、 上述のデイバイダーのすべての出力クロ ツクシグナルの位相に揃えるため、上述の 選択されたデイバイダーがそのリセット位 置をとる毎に、上述の選択されなかつたデ イバイダーをリセットする装置、及び 上述の選択されたデイバイダーの出力信 号の供給を終了せしめ、上述の選択されな かつたデイバイダーの一つの出力信号を、 タイミングシグナルとして上述の利用シス テムに供給するため上述のセレクターを作 動せしめるセレクターコントロール装置と からなり、茲に最後に述べた装置は上述の セレクター装置が上述の選択されなかつた デイバイダーの一つの出力信号を上述の利 用システムに供給する時、誤りのないタイ ミングシグナルを上述の利用システムに供 給するため有効であるものとする同期装置。 ４、特許請求範囲第３項に記載の同期装置において、そ
    の最後に述べられた装置が、 リセットパルスを発生するため上述の利 用システムに与えられるクロツクシグナル の各々に応じて作動するパレスジエネレー ター、及び 上述の選択されたデイバイダーがそのリ セット位置をとる時、上述の最後に述べら れた諸デイバイダーをそれらのリセット位 置にリセットするため夫々のリセットパル スを上述の選択されなかつた諸デイバイダ ーに与える装置。 ５、タイミングシグナルを利用システムに与えるための
    同期装置において、 シグナルｆ１を発生するためのローカル 手段、 シグナルｆ２を受信し、且シグナルｆ４ が、 上述のシグナルｆ２より周波数が少ない 時シグナルｆ４を出力する第一インターフ ェース装置、 シグナルｆ３を受信し、シグナルｆ５が 上述のシグナルｆ３より周波数が少い時上 述のシグナルｆ５を出力するための第二シ グナルインターフェース装置、 シグナルｆ９が上述のシグナルｆ１と実 質的に周波数が等しい時上述のシグナルｆ ４の周波数をシグナルｆ９にマルテイプラ イするための第一周波数マルテイプライヤ シグナルｆ１０がシグナルｆ１、ｆ９と 実質的に周波数が等しい時上述のシグナル ｆ５の周波数をシグナルｆ１０にマルテイ プライするための第二周波数マルテイプラ イヤー、 上述のシグナルｆ１、ｆ９及びｆ１０の 一つに夫々相応する複数のカウンターデイ バイダーであつて、上述のデイバイダーは 上述の信号ｆ１、ｆ９及びｆ１０の夫々の 周波数を分割し、周波数シグナルｆ６、ｆ ７及びｆ８を夫々低下せしめるに有効なる ものとする複数のカウンターデイバイダー、シグナルｆ
    ６、ｆ７又はｆ８の内選択さ れた一つのシグナルをタイミングシグナル として上述の利用システムに供給するセレ クター装置、 上述により供給された一つのシグナルを フエースアジヤストメントジエネレーター に供給する装置であつて、茲に上述のジェ ネレーターは上述の信号を受信するとリセ ットパルスを発生するものとするものであ る供給装置、 上述のシグナルｆ６、ｆ７及びｆ８の内 の選択された一つに関連するデイバイダー がそのリセット位置をとる時上述の他の諸 デイバイダーを、それらのセット位置とリ セットするためシグナルｆ６、ｆ７、ｆ８ の内選択されなかつたシグナルのデイバイ ダーに上述のリセットパルスを与える装置、及び 上述の選択されたシグナルの供給を終了 せしめ選択されなかつたシグナルｆ６、ｆ ７、ｆ８の内の一つをタイミングシグナル として上述の利用システムに供給するため 上述のセレクターを作動せしめるためのセ レクターコントロール装置とからなり、茲 に最後に述べられた装置は上述のセレクタ ー装置が上述の選択されなかつたシグナル の一つを上述の利用システムに供給する時、上述の利用
    システムに誤りのないタイミン グシグナルを供給するため有効なるものと する同期装置。 ６、誤りのないクロツクタイミングシグナルを利用シス
    テムに供給するための同期装置 を作動せしめる方法において、 複数のソースの内選択された一つの出力 信号をタイミングシグナルとして上述の利 用システムに供給するステップ、 上述の選択されたソースの出力信号を使 用して、上述のソースの他の諸ソースの出 力信号を上述の選択されたソースの出力信 号と同じ位相と維持するステップ、 上述の選択された一つのソースの出力信 号の供給を終了せしめ上述の他の諸ソース の内の一つのソースの出力信号をタイミン グシグナルとして上述の利用システムに供 給し、之によつて、上述の他のソースの内 の一つのソースの出力信号がタイミングシ グナルとして上述の利用システムに供給さ れる時、誤りのないタイミングシグナルの ソースを上述の利用システムに供給するス テップとからなる同期作動方法。 ７、タイミングシグナルを利用システムに供給するため
    同期装置を作動せしめる方法に おいて、 複数のソースの内の選択された一つのソ ースの出力信号をタイミングシグナルとし て上述の利用システムに供給するステップ、上述のシグ
    ナルを上述の利用システムに 供給するのに応じてフエーズコントロール シグナルを発生せしめるステップ、 上述の選択されなかつた、他の諸ソース の出力信号を上述の選択されたソースの出 力信号と同じ位相に維持するため、上述の フエーズコントロールシグナルを上述の諸 ソースの内選択されなかつた諸ソースに与 えるステップ、及び 上述の選択されたソースの出力信号の供 給を終了せしめ上述の選択されなかつた諸 ソースの一つの出力信号をタイミングシグ ナルとして上述の利用システムに供給し、 之によつて上述の選択されなかつたソー スの出力信号が上述の利用システムに与え られる時、誤りのないタイミングシグナル のソースを上述の利用システムに与えるス テップとからなる同期装置作動法。 ８、誤りのないクロツクタイミングシグナルを利用シス
    テムに供給するため同期装置を 作動せしめる方法において、 実質的に同じ周波数の複数のクロック装 置の各々からのクロツクシグナルを夫々の クロック装置に特定した別個のカウンター デイバイダーに与えるステップ、 上述のデイバイダーの内選択された一つ のデイバイダーからの出力クロツクシグナ ルをレフアレンスクロツクシグナルとして 上述の利用システムに供給するステップ、 上述の選択されたデイバイダーがそのリ セット位置をとる毎に上述のデイバイダー の内選択されなかつた諸デイバイダーをリ セットすることによりすべてのデイバイダ ーの出力クロツクシグナルの位相を相互に 一致するよう維持するステップ、及び 上述の選択されたデイバイダーの出力ク ロツクシグナルの供給を終了せしめ、上述 の選択されなかつたデイバイダーの一つの 出力クロツクシグナルをタイミングシグナ ルとして上述の利用システムに供給し、之 によつて、上述の選択されなかつたデイバ イダーの一つの出力クロツクシグナルが上 述の利用システムに供給される時、上述の 利用システムに誤りのないタイミングシグ ナルのソースを与えるステップとからなる 同期装置作動方法。 ９、特許請求の範囲第８項に記載の同期装置作動方法に
    おいて、 上述の利用システムに供給される各クロ ツクシグナルに応じてリセットパルスを発 生するステップ、及び 上述の選択されたデイバイダーがそのリ セット位置をとる時、上述の選択されなか つたデイバイダーをリセットするため夫々 のリセツトペルスを上述の選択されなかつ たデイバイダーに与えるステップとを含む 同期装置作動方法。
JP31605286A 1985-12-30 1986-12-27 同期装置及びその作動方法 Expired - Lifetime JPH0799827B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US814541 1985-12-30
US06/814,541 US4651103A (en) 1985-12-30 1985-12-30 Phase adjustment system

Publications (2)

Publication Number Publication Date
JPS62176343A true JPS62176343A (ja) 1987-08-03
JPH0799827B2 JPH0799827B2 (ja) 1995-10-25

Family

ID=25215365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31605286A Expired - Lifetime JPH0799827B2 (ja) 1985-12-30 1986-12-27 同期装置及びその作動方法

Country Status (7)

Country Link
US (1) US4651103A (ja)
EP (1) EP0228685B1 (ja)
JP (1) JPH0799827B2 (ja)
KR (1) KR950010704B1 (ja)
AU (1) AU593867B2 (ja)
CA (1) CA1252157A (ja)
DE (1) DE3687896T2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736393A (en) * 1986-04-16 1988-04-05 American Telephone And Telegraph Co., At&T Information Systems, Inc. Distributed timing control for a distributed digital communication system
FR2600474B1 (fr) * 1986-06-18 1988-08-26 Alcatel Thomson Faisceaux Procede de synchronisation de deux trains binaires
US4782499A (en) * 1986-09-29 1988-11-01 Rockwell International Corporation Automatic alignment of a synchronous data system using a local reference clock and external clock with an unknown delay between the two clocks
US4759078A (en) * 1986-11-14 1988-07-19 Rose Communication Systems, Inc. Coordinated local oscillator receiving system
GB2198012B (en) * 1986-11-20 1990-07-04 Sony Corp Clock signal multiplexers
US4847874A (en) * 1987-09-09 1989-07-11 Westinghouse Electric Corp. Clock recovery system for digital data
US4807266A (en) * 1987-09-28 1989-02-21 Compaq Computer Corporation Circuit and method for performing equal duty cycle odd value clock division and clock synchronization
US4860285A (en) * 1987-10-21 1989-08-22 Advanced Micro Devices, Inc. Master/slave synchronizer
CH675183A5 (ja) * 1987-11-23 1990-08-31 Koechler Erika Fa
US4933955A (en) * 1988-02-26 1990-06-12 Silicon General, Inc. Timing generator
US4965524A (en) * 1988-06-09 1990-10-23 National Semiconductor Corp. Glitch free clock select
US4823024A (en) * 1988-06-29 1989-04-18 Ncr Corporation Signal edge trimmer circuit
US4899351A (en) * 1988-07-18 1990-02-06 Western Digital Corporation Transient free clock switch logic
US4914404A (en) * 1988-08-02 1990-04-03 Siemens Aktiengesellschaft Method for synchronization of a signal frequency to interference-prone reference signal frequencies
FR2638591B1 (fr) * 1988-11-03 1990-11-30 Telephonie Ind Commerciale Agencement de synchronisation pour autocommutateur numerique prive raccorde a un reseau rnis
US4979191A (en) * 1989-05-17 1990-12-18 The Boeing Company Autonomous N-modular redundant fault tolerant clock system
US5052030A (en) * 1989-05-31 1991-09-24 Siemens Aktiengesellschaft Method for synchronizing a clock, generated with the assistance of a counter, to a reference clock
JPH0736515B2 (ja) * 1989-09-14 1995-04-19 株式会社東芝 位相比較器
US5355090A (en) * 1989-10-06 1994-10-11 Rockwell International Corporation Phase corrector for redundant clock systems and method
US5101505A (en) * 1990-02-09 1992-03-31 Rose Communications, Inc. Method and apparatus for selective sideband signal correction in a proximal cable-less communication system
WO1991012672A1 (en) * 1990-02-09 1991-08-22 Rose Communications, Inc. Method and apparatus for selective sideband in a proximal cable-less communication system signal
US5109545A (en) * 1990-02-09 1992-04-28 Rose Communications, Inc. Proximal cable-less communication system with intentional signal path
US5099140A (en) * 1990-08-31 1992-03-24 Advanced Micro Devices, Inc. Synchronous clock source selector
US5124569A (en) * 1990-10-18 1992-06-23 Star Technologies, Inc. Digital phase-lock loop system with analog voltage controlled oscillator
US5136617A (en) * 1990-12-03 1992-08-04 At&T Bell Laboratories Switching technique for attaining synchronization
GB2265280B (en) * 1990-12-04 1994-10-19 Roke Manor Research Wide area nodeless distributed synchronisation (fine sync. maintenance)
US5373537A (en) * 1991-09-02 1994-12-13 Siemens Aktiengesellschaft Method and apparatus for the synchronization of a clock means of a telecommunication switching system
ATE161671T1 (de) * 1992-08-18 1998-01-15 Siemens Ag Anordnung zur erzeugung eines taktsignals mit bitgenauen lücken
JP2511370B2 (ja) * 1993-02-26 1996-06-26 富士通株式会社 受信回路
US5517638A (en) * 1993-05-13 1996-05-14 Texas Instruments Incorporated Dynamic clock switching circuitry and method
GB2293062B (en) * 1994-09-09 1996-12-04 Toshiba Kk Master-slave multiplex communication system and PLL circuit applied to the system
DE4442506A1 (de) * 1994-11-30 1996-06-05 Sel Alcatel Ag Synchronisierungsüberachung in einem Netzwerk
DE69621725T2 (de) * 1995-03-29 2003-01-30 Koninklijke Philips Electronics N.V., Eindhoven System zur bereitstellung eines vorgegebenen zeitbezugs zwischen eingabe und ausgabe von daten sowie sender und empfänger für ein solches system
SE505403C2 (sv) * 1995-11-30 1997-08-18 Ericsson Telefon Ab L M Förfarande för reducering av transienter i ett redundant klocksignalgenererande system
US5748569A (en) * 1996-12-19 1998-05-05 Dsc Telecom L.P. Apparatus and method for clock alignment and switching
US6194939B1 (en) * 1999-09-21 2001-02-27 Alcatel Time-walking prevention in a digital switching implementation for clock selection
CN105119677B (zh) * 2015-09-09 2018-01-16 山东中瑞电气有限公司 提高授时输出可靠性的时源选择及切换系统
CN106656392A (zh) * 2016-12-26 2017-05-10 广东大普通信技术有限公司 一种时钟参考无缝切换的方法及装置
CN106603187A (zh) * 2016-12-29 2017-04-26 广东大普通信技术有限公司 一种时钟设备自动选择参考源的方法和时钟设备
CN107026702A (zh) * 2017-04-20 2017-08-08 中国南方电网有限责任公司电网技术研究中心 高精度守时方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58111440A (ja) * 1981-12-18 1983-07-02 ジ−・テイ−・イ−・オ−トマテイツク・エレクトリツク・インコ−ポレイテツド クロツク同期システム
JPS5934793A (ja) * 1982-07-26 1984-02-25 ジ−メンス・アクチエンゲゼルシヤフト 通信装置用回路装置
JPS59501490A (ja) * 1982-08-30 1984-08-16 ウエスタ−ン　エレクトリツク　カムパニ−，インコ−ポレ−テツド タイミング遅延等化回路
JPS60256240A (ja) * 1984-06-01 1985-12-17 Hitachi Ltd 系切替方式

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3737674A (en) * 1970-02-05 1973-06-05 Lorain Prod Corp Majority logic system
US3859466A (en) * 1972-05-23 1975-01-07 Siemens Ag Reciprocal synchronization of oscillators of a time multiplex telephone communication network
US4185245A (en) * 1978-05-15 1980-01-22 International Telephone And Telegraph Corporation Fault-tolerant clock signal distribution arrangement
US4229699A (en) * 1978-05-22 1980-10-21 Data General Corporation Multiple clock selection system
US4419629A (en) * 1980-06-25 1983-12-06 Sperry Corporation Automatic synchronous switch for a plurality of asynchronous oscillators
US4560939A (en) * 1984-04-02 1985-12-24 Sperry Corporation Synchronized selectable rate clocking system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58111440A (ja) * 1981-12-18 1983-07-02 ジ−・テイ−・イ−・オ−トマテイツク・エレクトリツク・インコ−ポレイテツド クロツク同期システム
JPS5934793A (ja) * 1982-07-26 1984-02-25 ジ−メンス・アクチエンゲゼルシヤフト 通信装置用回路装置
JPS59501490A (ja) * 1982-08-30 1984-08-16 ウエスタ−ン　エレクトリツク　カムパニ−，インコ−ポレ−テツド タイミング遅延等化回路
JPS60256240A (ja) * 1984-06-01 1985-12-17 Hitachi Ltd 系切替方式

Also Published As

Publication number Publication date
DE3687896T2 (de) 1993-09-16
EP0228685B1 (en) 1993-03-03
JPH0799827B2 (ja) 1995-10-25
AU593867B2 (en) 1990-02-22
DE3687896D1 (de) 1993-04-08
US4651103A (en) 1987-03-17
KR950010704B1 (en) 1995-09-21
EP0228685A3 (en) 1988-11-02
CA1252157A (en) 1989-04-04
EP0228685A2 (en) 1987-07-15
AU6696086A (en) 1987-07-02
KR870006479A (ko) 1987-07-11

Similar Documents

Publication Publication Date Title
JPS62176343A (ja) 同期装置及びその作動方法
US5373254A (en) Method and apparatus for controlling phase of a system clock signal for switching the system clock signal
US4386323A (en) Arrangement for synchronizing the phase of a local clock signal with an input signal
US5210755A (en) Circuit arrangement for clock regeneration in clock-controlled information processing systems
US4926446A (en) Method and apparatus for precision time distribution in telecommunication networks
US5822386A (en) Phase recovery circuit for high speed and high density applications
US7242740B2 (en) Digital phase-locked loop with master-slave modes
US4771441A (en) Synchronizing unit
CZ335897A3 (cs) Postup pro synchronizaci přenosů při konstantní bitové rychlosti v ATM sítích a uspořádání obvodu pro provedení postupu
JPH0470818B2 (ja)
NO774211L (no) Utvidbar lagringsinnretning for undertrykkelse av fasestoey i overfoeringsanlegg for digitale signaler
US4617659A (en) Frame aligner for use in telecommunications systems
JPH07283826A (ja) 光ａｔｍノードにおけるａｔｍセル位相再配列装置
US20070079163A1 (en) Transmitting apparatus
KR20010029434A (ko) 클럭 선택을 위한 디지탈 스위칭 이행 시의 타임-워킹방지 방법 및 시스템
US11967965B2 (en) Generating divided signals from phase-locked loop (PLL) output when reference clock is unavailable
US6147562A (en) Apparatus for synchronizing master and slave processors
US6990159B1 (en) Circuit for generating clock pulses in a communications system
JP2842784B2 (ja) Ｐｌｌ回路
JP2000278261A (ja) Ｉｓｄｎ接続装置
US6999546B2 (en) System and method for timing references for line interfaces
EP0868783B1 (en) Procedure and circuit for holding lock state in a digital pll
JP2554337B2 (ja) パイロット試験回路
JP3489556B2 (ja) クロック切替方法及びクロック供給装置
US5943373A (en) External protocol hooks system and method

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term