NO774211L - Utvidbar lagringsinnretning for undertrykkelse av fasestoey i overfoeringsanlegg for digitale signaler - Google Patents

Abstract

Utvidbar lagrings innretning for undertrykkelse av fasestøy i overføringsanlegg for digitale signaler.

Description

Oppfinnelsen angår en utvidbar lagringsinnretning

for undertrykkelse av fasestøy i overføringsanlegg for digitale signaler, omfattende en lagringsenhet med n elementer som tilføres en bitstrøm som representerer en frekvens CK' i hvilken fasestøyen opptrer, hvilken bitstrøm leverer en forhåndsbestemt midlere frekvensverdi, en innføringsenhet som styrer innføringen i lagringsenheten av bits som danner strøm-men i samsvar med takten CK', en faselåsekrets som omfatter en fasekomparator, et filter og en spennings styrt oscillator for frembringelse av en frekvens CK^ som representerer den forhåndsbestemte verdi, og en avlesningsenhet som styrer avlesningen av innholdet i lagringsenheten i samsvar med takten CKq.

Overføringsanlegg for digitale signaler omfatter multipleksutstyr hvor det oppnås et system av i+1 orden ved multipleksing av K systemer av i orden.

Slik multipleksing medfører innføring av fasestøy (dirring) som må elimineres ved demultipleksingen. Norsk patentsøknad nr. 761586 beskriver en utvidbar lagringsinnretning for en synkron PGM-multiplekser av i+1 orden for multipleksing av fire inngangssystemer av i orden som representerer

en frekvens f .

m

Den ramme i hvilken bits mates ut av et system av

i+1 orden er ordnet krever rammeoppstillingsinformasjon og be-tjeningsinformasjon som ikke er tilstede i de rammer som går ut av systemet av i orden, og av den grunn må multipleksfre-kvensen F m være stø r rre enn K f m .

For å oppnå at den midlere ZS faller sammen med frekvensen f m i hvert sy Jstem av i orden, er detnnødvendig å kutte ut x antall pulser i alle rammer som går ut fra sys-ternet av i+1 orden og kutte ut en,bit i noen av rammene.

Kanselleringen av slike bits for å oppnå en til-• passing indikeres i demultiplekseren ved hjelp av et forhåndsbestemt antall pulser som i det følgende skal kalles til-passingsstyrebits.

I demultiplekseren er det et antall H utvidbare mot-takerlagringsinnretninger for å-sende tilbake øyeblikksverdien f m for frekvensenii hvert system av i orden, slik at i middel underkastes denne frekvens ikke noen endringer etter demultipleksingen. De utvidbare mottagerlagringsinnretninger består vanligvis av en innretning for innføring av data i en lagringsenhet og en avlesningsinnretning som bestemmer ut-sendelsen av slike data i samsvar med frekvensen f msom frembringes lokalt av en faselåsekrets som leverer den samme øyeblikksverdi som frekvensen f for de systemer som mates inn i multiplekseren.

Innførings- og avlesningsinnretningene for de utvidbare mottagerlagringsinnretninger av tidligere art anvendte skyveregistre som ved en høy driftshastighet kan resultere i problemer med hensyn til varmeavgivelse.

Faselåsekretsen omfatter i slike utvidbare mottagerlagringsinnretninger av tidligere kjent art et låsesystem som er vanskelig å justere og som ikke er i stand til å gi til-strekkelig høyt presisjonsnivå.

Hensikten med oppfinnelsen er å tilveiebringe en utvidbar lagringsinnretning med liten varmeutvikling selv ved stor driftshastighet og automatisk justering av faselåseinn-retningen.

Dette oppnås ifølge oppfinnelsen ved at fasekomparatoren omfatter en første bistabil krets som på innstillings-råd o inngangen tilføres et submultiplum ) L av takten CK og pa

n

tilbakestillingsinngangen tilføres et analogt submultiplum

CK'

— av takten CK' ved hjelp av en første portkrets, og at den n

spenningss.feyrte oscillator har hjelpemidler for manuell regulering av frekvensen for kalibrering av faselåsekretsen for å variere nivået av et kontinuerlig signal inntil det oppnås en verdi som i tillegg til verdien av det kontinuerlige signal

fra utgangen av filteret^ når den første portkrets er sperret, bestemmer frembringelsen av pulser med en frekvens CKq.

Ytterligere trekk ved oppfinnelsen vil fremgå av kravene 2-7.

Oppfinnelsen skal nedenfor beskrives nærmere under henvisning til tegningene. Fig. 1 viser et prinsippskjerna for et multipleks-system med fire bisystemer. Fig. 2 viser et blokkskjema for en utvidbar mottager-lagringsinnretning ME' ifølge oppfinnelsen. Fig. 3 viser mere detaljert fasekomparatoren CF på fig.- 2 ifølge oppfinnelsen. Fig. 4 viser mere detaljert den spenningsstyrte oscillator VO på fig. 2 ifølge oppfinnelsen. Fig. 5 viser mere detaljert tilpasningsavlesningsenheten LS på fig. 2 ifølge oppfinnelsen.

Fig. 6 viser sperrenettverket RI på fig. 2.

Fig. 7 viser rekkefølgekretsen SL på fig. 2 ifølge oppfinnelsen. Fig. 8 viser tidsdiagrammer til forklaring av de ovenfor nevnte figurer.

Selv om den følgende beskrivelse gjelder en utvidbar lagringsinnretning for eliminering av fasestøy som innføres av terminalutstyret (f.eks. en asynkron PCM-multiplekser med 8,448 M bit/sekund), kan oppfinnelsen også anvendessfor å undertrykke fasestøy som skyldes overføringslinjene for digi-talsignaler.

Fig. 1 viser fire lagringsinnretninger ME^, IvO^jME^og MEjj som er forbundet med linjer som ender i PCM-systemer med 8,448 M bit/sekund.

Slike PCM-systemer kan betraktes som fire uavhengige datakilder som er ordnet i samsvar med en sekundær ramme-struktur som ikke har noen forbindelse med tertiær rammestruk-tur hvor bits som leveres av multiplekseren er ordnet.

Slike utvidbare lagringsinnretninger ME anvendes for tilpassing slik at den midlere multipleksfrekvens som er reservert for hver inngangsgruppe faller sammen med øyeblikks-frekvensen for hver inngangsgruppe.

Fire datakilder med 8,448 M bit/sekund som er innbyrdes

J

synkrone og tilføres en multiplekser ML av kjent art, svarer til utgangssignalet fra de utvidbare lagringsinnretninger ME. Slike multipleksere er innrettet for å ordne i tur og orden mottatte inngangssignaler ved å utføre en bit for bit multipleksing. De således oppnådde rekkefølger sendes med en hastighet på 34,368 M bit/sekund i den fjerntliggende demulti-plekser DM som fordeler den mottatte rekkefølge til de utvidbare mottagerlagringsinnretninger ME'1} ME!,2, ME'^og ME'^.

De utvidbare mottagerlagringsinnretninger slipper gjennom fra en frekvens (som er lik den for systemet av i orden hvis det er middelverdi, men er lik den for multipleksingen anvendte svarende til signalene fra en tidsstyregenerator hvis det er aktuelt, med periodiske mellomrom) til en frekvens som selv om den er aktuell er den som tilsvarer systemet for i orden.

For å forstå tilpasningen bedre vises til diagram a på fig. 8 hvor den tertiære rammefunksjon hvor bits ut fra lagringsinnretningen ML på fig. 1 er ordnet.

En slik tertiær ramme har en lengde på 1536 bits for-delt i fire subrammer t^, t2at^og t^med hver 384 bits. De korte streker betegner pulser som representerer ekstra informasjon som ikke er tilstede i datastrømmen fra lagringsinnretningen ML, mens de lange streker betegner pulser som representerer informasjon i systemer av i orden.

På diagrammet a anvendes de første t3)2v bits i den første subramme t^ for overføring av oppstilling av ord eller avaal^armer. De første fire bits i den andre, tredje og fjerde subramme t2, t^ og t^er tilpasningsstyrebits. Tre tilpasningsstyrebits anvendes særlig for hver inngangsgruppe fordi det er nødvendig å beskytte en slik melding fra eventuelle feil som kan innføres av overføringsmidlene.

De andre fire bits i den fjerde subramme t^er til-pasningsbits som anvendes i noen rammer for overføring av informasjon i de respektive systemer av ioorden (i dette tilfellet har tre signalbits verdien -logisk"0"), men de er sløyfet i rekkefølgen i de andre rammer (i dette tilfellet har tre signalbits verdien logisk "1").

I de rammer hvor tilpasning ikke utføres er den midlere frekvens av multipleksstyresignalet reservert for et system av i orden med 8,435 M bit/sekund.

Ved reservering eller ikke av slike tilpassingsbit til overføring av informasjon av tilsvarende inngangsgrupper er det mulig å oppnå at den midlere multipleksfrekvens som er bestemt for hver inngangsgruppe faller Sammen med øyeblikks-frekvensen i systemet. I virkeligheten er:

Fig. 2 viser en av de utvidbare mottagerlagringsinnretninger ME' som mottar en datastrøm 1 med en midlere frekvens på

8,448 M bit/sekund.

En slik datastrøm tilføres en tilpasningsavlesnings-enhet LS som mottar et klarsignal b (fig. 8) og et signal c som detekterer posisjonen av tilpasningsstyrebits.

Hvis enheten LS detekterer minst to tilpasningsstyrebits med det logiske nivå"l" mellom to etterhhverandre følg-ende klarpulser b, sender den ut en puls m som tilføres sperrenettverket RI som også tilføres et signal d som detekterer posisjonen av en tilpasningsbit og ved en rekkefølge CK" leverer en repetisjonsfrekvens 8,457 M bit/sekund.

Når sperrenettverket RI er i drift i utgangen fra tilpasningsavlesningsenheten LS fjernes en puls med frekvensen CK" som detekteres av signalet d slik at det innføres og avgis

i virkeligheten frekvensen CK'.

En slik frekvens CK' tilføres innføringsenheten US

som inneholder en innføringsteller CS som teller til 8, og en dekoder DC for dekoding av innholdet i telleren CS. Pulsene på utgangen fra dekoderen DC anvendes for i tur og orden å inn-føre datastrømmen i lagringsinnretningen MM. Avlesningen av en lagringsinnretning MM styres av rekkefølgen av tidsstyrepulser CKq med en frekvens på 8,448 M bit/sekunder øyeblikkelig, hvilken frekvens CK^frembringes av en faselåsekrets PL.

Rekkefølgen CKq (se diagram e på fig. 8) mater en av-lesningsteller CL med en tellekapasitet n=8 og utgangssignalene som anvendes for styring av rekkefølgekretsen SL som mottar innholdet i lagringsinnretningen overfører dem til kretser som er forbundet med utgangen. Faselåsekretsen PL har en fasekomparator CF som på den første inngang tilføres et signal CK^/n i samsvar med diagrammet f på fig. 8 fra siste trinn i avles ningstelleren CL, og på en andre inngang en signal CK'/n fra den siste utgang i dekoderen DC i samsvar med diagram i på

fig. 8.

Fig. 3 viser fasekomparatoren som består av en bistabil krets FF som mottar et tidsstyresignal CK^/n fra en portkrets P som styres av et signal r.

Portkretsen anvendes for justering av faselåsekretsen PL. Til å begynne er en slik portkrets P sperret slik at den bistabile krets tjener som frekvensdeler og avgir et feilsignal som vist med diagrammet g på fig. 8 med et forhold mellom puls og mellomrom på 50%. Et slikt signal tilføres et filter Fl som leverer et signal med kontinuerlig amplitude lik den midlere verdi av feilsignalet. Dette kontinuerlige signal til-føres en spenningsstyrt oscillator VO som er utstyrt med hjelpemidler for regulering av utgangs frekvensen. Når portkretsen holdes sperret, skjer det regulering ved hjelp av oscillatoren VO inntil en frekvens CK^oppnås som er lik 8,448 M bit/sekund.

Når den midlere rekkefølge CK' leverer en middelverdi som faller sammen med rekkefølgen CKq, skjer den periodiske omkopling av enheten FF slik at portkretsen P åpnes. I utgangen fra enheten FF leveres da et feilsignal i låsetilstand med en middelverdi som er lik den tidligere oppnådde. Det vil si at signaler som tilføres den første og andre inngang i fasekomparatoren er faseforskjøvet en halv periode, slik at feilsignalet fremdeles er et signal med et forhold mellom puls og mellomrom på 50% i middelverdi og følgelig oppnås et signal med kontinuerlig amplitude analogt med det som ble oppnådd tidligere og svarende til utgangssignalet fra filteret Fl. Diagrammet h på fig. 8 viser feilsignalet fra den ovenfor nevnte tilstand med faste forreste flanker og varierende bakre flanke som skyldes de tidligere nevnte* avstander i signalet CK'.

Ved å anvende en fasekomparator ifølge oppfinnelsen

er det derfor mulig å oppnå at middelverdien av avlesningspulsene fra lagringsinnretningen MM automatisk midt mellom to etter hverandre følgende likedannede innføringspulser når variasjonene av den bakre flanke av rekkefølgen h er nøyaktig sentret sammenlignet med rekkefølgen f. I det ovenfor be-skrevne utførelseseksempel blir en rekkefølge CK^/n og en rekkefølge CK'#n sammenlignet ved n=8.

I låst tilstand blireéthvert annet par sammenlignede rekkefølger faseforskjøvet en halv periode i middel slik at avlesningspulsene som vist med diagrammeet f på fig. 8 fra lagringsinnretningen MM vil opprettholdes på middelverdien mellom to etter hverandre følgende innføringspulser som vist med diagrammet i på fig. 8.

Fig. 4 viser den spenningsstyrte oscillator VO som er en Colpitts oscillator. Her anvendes en variabel kondensator V i tilbakeføringsveien slik at svingningene frembringes av kvartskrystallet Q modulert av seriekapasiteten.

Den variable kondensator V er polet på den ene side av feilsignalet på utgangen fra filteret Fl og på den annen side av et kontinuerlig signal som innstilles manuelt ved hjelp av et potensiometer R.

Anvendelsen av et slikt potensiometer R er også nyttig for kompensering av toleranser av komponentene som skyldes massefabrikasjon.

Fig. 5 viser tilpasningsavlesningskretsen LS som har en første og en andre bistabil krets FF^ og FF2som er kaskadekoplet og tilføres en pulsrekke fra utgangen fra en logisk krets . Kretsen E^tilføres på den ene inngang en pulsrekke 1 fra utgangen av demultiplekseren DM og på den andre inngang en pulsrekke c som detekterer posisjonen av tilpasningsstyre-■ bits. De bistabile kretser FF og FF2tilbakestilles ved begynnelsen av hver ramme av signalet b.

Kretsen LE leverer et utgangssignal m bare hvis den siste av to tilpasningss£yrebits har den logiske verdi "1".

Fig. 6 viser sperrenettverket RI som består av en logisk krets E2hvis ene inngang tilføres utgangssignalet m fra kretsen LS og hvis andre inngang tilføres signalet d for detek-tering av posisjonen av tilpasningsstyrebits.

Utgangen fra kretsen E2tilføres den inverterende inngang i en logisk krets E^som på den andre inngang mottar rekkefølgen av tidspulser CK.".

Når den logiske krets E2er ledende, vil den logiske krets E^fjerne en puls av rekkefølgen CK".

Rekkefølgen CK' svarer derfor til utgangssignalet fra den logiske krets E^. Fig. 7 viser rekkefølgekretsen som består av åtte portkretser P1JP2....Pg som hver mottar på den første inngang innholdet i en tilsvarende celle q^, q^ qg i lagringsinnretningen MM5og på den" andre inngang tilføres et portstyresignal fra avlesningstelleren CL. Utgangen fra portkretsene P^j^ ^8 bilføres innganger i en logisk summeringskrets 0 som leverer en pulsrekke som sendes ut fra den utvidbare lagringsinnretning ifølge oppfinnelsen.

I det tilfellet at den utvidbare lagringsinnretning ME' skal eliminere fasestøy som innføres av transmisjonslinjer er både tilpasningsavlesningsenheten LS og sperrenettverket RI unødvendige. På den annen side er det for slik anvendelse nødvendig med en enhet UE for å ta ut linjetidsstyrepulser. En slik enhet UE tar på kjent måte ut en rekke tidsstyrepulser CK' vhvor fasestøy er tilstede og som mater innføringsenheten US. Fasestøy blir derfor eliminert som tidligere beskrevet for fasestøy som innføres av terminalutstyret.

Claims (7)

1. Utvidbar lagringsinnretning for undertrykkelse av fasestøy i overføringsanlegg for digitale signaler, omfattende en lagringsenhet med n elementer som tilføres en bitstrøm som representerer en frekvens CK' i hvilken fasestøyen opptrer, hvilken bitstrøm leverer en forhåndsbestemt midlere frekvensverdi, en innføringsenhet som styrer innføring i lagringsenheten av bits som danner strømmen i samsvar med takten CK', en faselåsekrets som omfatter en fasekomparator, et filter og en spenningsstyrt oscillator for frembringelse av en frekvens CK^ som representerer den forhåndsbestemte verdi, og en avlesningsenhet som styrer utlesningen av innholdet i lagringsenheten i samsvar med takten CKQ , karakterisert ved at fasekomparatoren omfatter en første bistabilkrets (FF ) som på innstillingsinngangen tilføres et submultiplum C K0 av hvilken n CKn og på tilbakestillingsinngangen tilføres et analogt sub- CK' multiplum —^ — av takten CK' ved hjelp av en første portkrets (P), og at den spenningsstyrte oscillator har hjelpemidler (R) for manuell regulering av frekvensen for kalibrering av faselåsekretsen (PL) for å variere nivået av et kontinuerlig signal inntil det oppnås en verdi som i tillegg til verdien av det kontinuerlige signal fra utgangen av filteret (Fl), når den første portkrets (P) er sperret, bestemmer .frembringelsen av pulser med en frekvens (CK^ .

2. Innretning ifølge krav 1, karakterisert ved at innføringsenheten (US) består av en første teller (CS) med tellekapasitet n, og en dekoder (DC) som leverer pulser for innføring i tur og orden data i lagringsenheten (MM).

3. Innretning ifølge krav 1, karakterisert ved at avlesningsenheten (UL) består av en andre teller (CL) med en tellekapasitet n og en rekkefølgekrets (SL) som består av n portkretser (P- ± . > P d 0 .... P n) som styres av utgangssignalet fra den andre teller (CL) og tilføres innholdet i et tilhørende element (q^ , q^.... q^) i lagringsinnretningen (MM), og utgangen fra den første portkrets (P) er forbundet med inngangen i en logisk summeringskrets (0).

4. Innretning ifølge krav 1, karakterisert ved at den spenningsstyrte oscillator (VO) er en Colpitt-oscillator som omfatter elementet med variabel kapasitet (V) i tilbakekoplingsveien etter et kvartskrystall (Q), og at hjelpemidlene for regulering av frekvensen består av et potensiometer (R) for å varierer nivået av et kontinuerlig signal som tilføres den ene ende av elementet med variabel kapasitet (V).

5. Innretning ifølge krav 13karakterisert ved at takten CK' til innføringsenheten (US) svarer til utgangssignalet fra et sperrenettverk (RI) for å undertrykke en puls fra en takt CK" med en frekvens som er høyere enn takten CK'j når utgangssignalet (m) fra en avlesningsenhet (LS) som tilføres en datastrøm som er påført fasestøy av terminalutstyret .

6. Innretning ifølge krav 1, karakterisert ved at takten CK' til innføringsenheten (US) svarer til utgangssignalet fra en enhet (UE) som tar ut tidsstyrepulsene (CK) fra en datastrøm som er påført fasestøy fra overførings-linj en.

7. Innretning ifølge krav 53karakterisert ved at avlesningsenheten (LS) omfatter en enhet som avgir et logisk produkt (E^ ) i datastrømmen og ved et signal (c) detekterer posisjonen av lagringsstyrebits i rammen i hvilken datastrømmen er ordnet, en andre og en tredje bistabil krets (FF-^3FF2) som styres (av signalet b) ved begynnelsen av hver ramme (T) og som er kaskadekoplet til utgangen fra enheten for det logiske produkt (E^ ).