JPS62172712A - 半導体基板の製造法 - Google Patents
半導体基板の製造法Info
- Publication number
- JPS62172712A JPS62172712A JP1382886A JP1382886A JPS62172712A JP S62172712 A JPS62172712 A JP S62172712A JP 1382886 A JP1382886 A JP 1382886A JP 1382886 A JP1382886 A JP 1382886A JP S62172712 A JPS62172712 A JP S62172712A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- substrate
- dimensional control
- per hour
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 30
- 238000005530 etching Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000013212 metal-organic material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000003362 semiconductor superlattice Substances 0.000 description 1
- 230000005476 size effect Effects 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は２種以上の元素から成る半導体基板の形成法に
係り、特に量子サイズ効果を利用するための基板の形成
に好適な構造の２次元ないし３次元制御の手法に係る。
係り、特に量子サイズ効果を利用するための基板の形成
に好適な構造の２次元ないし３次元制御の手法に係る。
最近半導体超格子が注目を集めているが、これは電子の
運動をポテンシアルの障壁で空間的に閉込めることによ
り、電子状態がバルクの電子状態と異なることを利用し
た。新しい機能を持つ半導体素子の開発が期待されてい
るためである。
運動をポテンシアルの障壁で空間的に閉込めることによ
り、電子状態がバルクの電子状態と異なることを利用し
た。新しい機能を持つ半導体素子の開発が期待されてい
るためである。
現在は２種類の半導体（Ａ、Ｂとする）の超薄膜を、Ｍ
ＢＥ （分子線エピタキシー）やＭＯＣＶＤ（金属有機
物法）等で、交互に一方向（以下この方向をＺとする）
に成長させ゛る１次元制御構造が主である。しかし２と
異なる方向にもＡとＢを交互に成長させて量子細線を形
成する２次元制御構造や、さらに上記の二つの方向に加
えて、それらと異なるもう一つの方向にもＡとＢを交互
に成長させて量子箱を形成する３次元制御構造では、１
次元制御構造に比べてより多様な物性の出現が期待され
る。それゆえこのような半導体基板を素子に応用するこ
とで、より多様な新機能を持つ素子の開発が期待される
。例えば、１０’ａＪ／ｖｓを超える高移動度素子、低
しきい値、高速スイッチオフの光スィッチ等である。さ
らに３次元制御では電子の運動が空間のＸ、 ｙ、Ｚの
３方向とも量子化されるため、電子状態のスペクトルは
原子のように離散したものとなる。これは自然界に存在
しない新しい元素の合成と等価である。
ＢＥ （分子線エピタキシー）やＭＯＣＶＤ（金属有機
物法）等で、交互に一方向（以下この方向をＺとする）
に成長させ゛る１次元制御構造が主である。しかし２と
異なる方向にもＡとＢを交互に成長させて量子細線を形
成する２次元制御構造や、さらに上記の二つの方向に加
えて、それらと異なるもう一つの方向にもＡとＢを交互
に成長させて量子箱を形成する３次元制御構造では、１
次元制御構造に比べてより多様な物性の出現が期待され
る。それゆえこのような半導体基板を素子に応用するこ
とで、より多様な新機能を持つ素子の開発が期待される
。例えば、１０’ａＪ／ｖｓを超える高移動度素子、低
しきい値、高速スイッチオフの光スィッチ等である。さ
らに３次元制御では電子の運動が空間のＸ、 ｙ、Ｚの
３方向とも量子化されるため、電子状態のスペクトルは
原子のように離散したものとなる。これは自然界に存在
しない新しい元素の合成と等価である。
従来２次元ないし３次元制御構造を得る方法に関しては
、特開昭６０−７１９０号公報にあるように、ホトリソ
グラフィを用いることが知られている。
、特開昭６０−７１９０号公報にあるように、ホトリソ
グラフィを用いることが知られている。
即ち回折格子状もしくはメツシュ状のマスクを用い、イ
オン打込みやエツチング等により、２次元ないし３次元
制御構造を得るのである。しかし１００人程度、もしく
はそれ以下の周期のパターンを、エツチング等により形
成するには、いくつかの解決しなければならない問題が
生ずる０例えばイオン打込み、もしくはエツチングによ
り作製した、２種類の半導体ＡとＢの界面のゆらぎが開
運となる。
オン打込みやエツチング等により、２次元ないし３次元
制御構造を得るのである。しかし１００人程度、もしく
はそれ以下の周期のパターンを、エツチング等により形
成するには、いくつかの解決しなければならない問題が
生ずる０例えばイオン打込み、もしくはエツチングによ
り作製した、２種類の半導体ＡとＢの界面のゆらぎが開
運となる。
本発明の目的は、構造が２次元ないし２次元的に制御さ
れた基板を容易に得る方法を提供することにある。
れた基板を容易に得る方法を提供することにある。
本発明は従来利用されていなかった１次元制御された半
導体基板のＺ方向（成長方向）と直交しない面を、２次
元ないし３次元制御された半導体基板を作製するための
１選択的な種として用いることである。第１図に１次元
制御基板と選択的な種として用いる面の関係を示す。選
択的な種として用いる面は、Ｚと直交しなければ任意で
あるが、簡単のためにｙｚ面を選んだ。
導体基板のＺ方向（成長方向）と直交しない面を、２次
元ないし３次元制御された半導体基板を作製するための
１選択的な種として用いることである。第１図に１次元
制御基板と選択的な種として用いる面の関係を示す。選
択的な種として用いる面は、Ｚと直交しなければ任意で
あるが、簡単のためにｙｚ面を選んだ。
以下本発明を実施例により詳細に説明する。実施例１と
してはＧａＡｓ／ ＡｌｘＧａｔ−ｘＡｓの２次元制御
がある＊ ＡｌｘＧａｔ−ｘＡｓはＧａＡｓに比べて容
易に酸化する。
してはＧａＡｓ／ ＡｌｘＧａｔ−ｘＡｓの２次元制御
がある＊ ＡｌｘＧａｔ−ｘＡｓはＧａＡｓに比べて容
易に酸化する。
これを利用して２次元制御構造の作製を行う。本実施例
ではｘ＝０．３ とし１作製方法はＭＢＥを用いる。
ではｘ＝０．３ とし１作製方法はＭＢＥを用いる。
Ｃｒをドープした（１００） ＧａＡｓ基板を水平に保
持し、温度を５８０’Ｃに保った上で、ＧａＡｓは毎時
Ｑ、５５ｐｍ の速度で７０秒間、Ａ ｎ ｏ、ａＧ
ａ Ｏ，７Ａ Ｓは毎時０．８μｍ の速度で４５秒間
分子線を照射しエビタキャル成長させる。
持し、温度を５８０’Ｃに保った上で、ＧａＡｓは毎時
Ｑ、５５ｐｍ の速度で７０秒間、Ａ ｎ ｏ、ａＧ
ａ Ｏ，７Ａ Ｓは毎時０．８μｍ の速度で４５秒間
分子線を照射しエビタキャル成長させる。
この場合の膜厚はどちらも１００人である。これを順次
交互に繰返す。得られたＧａＡｓ基板 ｎ ｏ 、 ａ
Ｇａｏ 、 ？Ａｓの１次元制御基板のｙｚ面を２次元
制御構造の選択的な種として用いるために、エツチング
等の公知の技術により平滑な面にする。これを゛大気中
で行えばＡ Ｑ ｏ、ａＧ ａ ｏ、ｚＡ ｓのみが酸
化する。
交互に繰返す。得られたＧａＡｓ基板 ｎ ｏ 、 ａ
Ｇａｏ 、 ？Ａｓの１次元制御基板のｙｚ面を２次元
制御構造の選択的な種として用いるために、エツチング
等の公知の技術により平滑な面にする。これを゛大気中
で行えばＡ Ｑ ｏ、ａＧ ａ ｏ、ｚＡ ｓのみが酸
化する。
その後このｙｚ面を成長基板とし、その上に１次元制御
基板を作製した場合と同じ毎時０．８μｍの成長速度で
４５秒間開 Ｑ ｏ、ｓＧ ａ ０．７Ａ ８の分子線
を照射すると、酸化膜上には成長せず、酸化膜の付いて
ないなＧａＡｓ上のみＡ Ｑ ｏ、ａＧ、ａ Ｏ，７Ａ
８が成長する。その様子を示したのが第２−ａ図であ
る。この図は２方向に平行でかつｙｚ面に重直な断面（
ｘｚ面）を示したものである。その後イオンシリング等
の公知の技術により酸化膜を除去し、その上から毎時０
．５５μｍの速度で７０秒間ＧａＡｓを成長させる。そ
れが第２−ｂ図である。順次Ａ Ｑ ｏ、ａＧ ａ ０
．７Ａ ８とＧａＡｓの成長を繰返し、最後に成形する
ことで、容易に第２−ａ図に示したような１００人角の
量子細線から成る、２次元制御されたＧａＡｓ／ Ａ
Ｑ ｏ、ｓＧ ａ Ｑ、７Ａ ｓ基板を得ることができ
る。
基板を作製した場合と同じ毎時０．８μｍの成長速度で
４５秒間開 Ｑ ｏ、ｓＧ ａ ０．７Ａ ８の分子線
を照射すると、酸化膜上には成長せず、酸化膜の付いて
ないなＧａＡｓ上のみＡ Ｑ ｏ、ａＧ、ａ Ｏ，７Ａ
８が成長する。その様子を示したのが第２−ａ図であ
る。この図は２方向に平行でかつｙｚ面に重直な断面（
ｘｚ面）を示したものである。その後イオンシリング等
の公知の技術により酸化膜を除去し、その上から毎時０
．５５μｍの速度で７０秒間ＧａＡｓを成長させる。そ
れが第２−ｂ図である。順次Ａ Ｑ ｏ、ａＧ ａ ０
．７Ａ ８とＧａＡｓの成長を繰返し、最後に成形する
ことで、容易に第２−ａ図に示したような１００人角の
量子細線から成る、２次元制御されたＧａＡｓ／ Ａ
Ｑ ｏ、ｓＧ ａ Ｑ、７Ａ ｓ基板を得ることができ
る。
実施例１では量子細線の断面が正方形となっている２次
元制御構造であったが９本発明は量子細線の断面が正方
形である場合に限ることはなく、成長速度と成長時間、
あるいは選択的な種とじて用いる面を適宜選択すること
により適用できる。
元制御構造であったが９本発明は量子細線の断面が正方
形である場合に限ることはなく、成長速度と成長時間、
あるいは選択的な種とじて用いる面を適宜選択すること
により適用できる。
例えば選択的な種として用いる面をｙｚ面ではなく、２
と４２°１２′の角をなす面を用い、成長条件を同一と
するか、あるいは選択的な種とする面はｙｚ面のままと
し、成長時間だけをＡＱｏ、ａＧ ａ ０．７Ａ Ｓ’
は６１秒に、にａＡｓは８８秒に変えて成長させれば、
ＧａＡｓとＡ Ｑ ｏ、ａＧ ａ ０．７Ａ Ｓの各量
子細線の断面が１３５人×１ｏｏ人の２次元制御ＧａＡ
ｓ −Ａ Ｑ ｏ、ａＧ ａ ｏ、ｙＡ ｓ基板を作製
することができる。
と４２°１２′の角をなす面を用い、成長条件を同一と
するか、あるいは選択的な種とする面はｙｚ面のままと
し、成長時間だけをＡＱｏ、ａＧ ａ ０．７Ａ Ｓ’
は６１秒に、にａＡｓは８８秒に変えて成長させれば、
ＧａＡｓとＡ Ｑ ｏ、ａＧ ａ ０．７Ａ Ｓの各量
子細線の断面が１３５人×１ｏｏ人の２次元制御ＧａＡ
ｓ −Ａ Ｑ ｏ、ａＧ ａ ｏ、ｙＡ ｓ基板を作製
することができる。
第３図は本発明の第２の実施例による基板である。実施
例１においてはＧａＡｓ量子細線が、他の四つのＧａＡ
ｓ量子細線とｙ方向に平行な辺で接していた。場合によ
ってはこれが不適となることがある。
例１においてはＧａＡｓ量子細線が、他の四つのＧａＡ
ｓ量子細線とｙ方向に平行な辺で接していた。場合によ
ってはこれが不適となることがある。
そこでＧａＡｓ量子細線が他のＧａＡｓ量子細線からＡ
］ｘＧ ａ １−Ｘ Ａ ｓ により完全に隔てられ
ている２次元制御構造基板の作製を、実施例２とする。
］ｘＧ ａ １−Ｘ Ａ ｓ により完全に隔てられ
ている２次元制御構造基板の作製を、実施例２とする。
これは、選択的な種として選んだｙｚ面のＡ Ｑ ｏ、
ｓＧ ａ ０．７Ａｓ層のみを酸化させるまでは、実施
例１と同じである。その上にＡ Ｑ ｏ、ａＧ ａ ０
．７Ａ Ｓを、Ｘ方向の幅が１００人より大きくなるよ
うに条件を変えて成長させる。例えば成長速度は０．８
μｍ／ｈｒのままとし、成長時間を６１秒とする。これ
により、酸化膜上にはＡ Ｑ ｏ、ａＧ ａ ０．７Ａ
Ｓは成長しないため、ＧａＡｓ上にのみＸ方向の幅１
３５人、Ｚ方向の＠１００人のＡ Ｑ ｏ、ａＧ ａ
０．７Ａ ８量子細線が形成される６次にイオンミリン
グ等の公知の技術により酸化膜を除去し、０．５５μｍ
／ｈｒの成長速度で７０秒間ＧａＡｓを成長させると
、断面が１００人角のＧａＡｓ量子細線が形成される。
ｓＧ ａ ０．７Ａｓ層のみを酸化させるまでは、実施
例１と同じである。その上にＡ Ｑ ｏ、ａＧ ａ ０
．７Ａ Ｓを、Ｘ方向の幅が１００人より大きくなるよ
うに条件を変えて成長させる。例えば成長速度は０．８
μｍ／ｈｒのままとし、成長時間を６１秒とする。これ
により、酸化膜上にはＡ Ｑ ｏ、ａＧ ａ ０．７Ａ
Ｓは成長しないため、ＧａＡｓ上にのみＸ方向の幅１
３５人、Ｚ方向の＠１００人のＡ Ｑ ｏ、ａＧ ａ
０．７Ａ ８量子細線が形成される６次にイオンミリン
グ等の公知の技術により酸化膜を除去し、０．５５μｍ
／ｈｒの成長速度で７０秒間ＧａＡｓを成長させると
、断面が１００人角のＧａＡｓ量子細線が形成される。
以下Ａ Ｑ ｏ、５Ｇａｏ、７Ａｓは０ 、８ μｍ／
ｈｒの成長速度で７６秒間、ＧａＡｓは０．５５μｍ／
ｈｒの成長速度で７０秒間成長させる工程を順次繰返し
、最後に成形することで、四方をＡ Ｑ ｏ、＋ｓＧ
ａ ０．７Ａ Ｓに囲まれた１００人角のＧａＡｓ量子
細線から成る、２次元制御されたＧａＡｓ／ Ａ Ｑ
ｏ、ｓＧ ａ Ｏ，７Ａ ８基板を容易に作製すること
ができる。
ｈｒの成長速度で７６秒間、ＧａＡｓは０．５５μｍ／
ｈｒの成長速度で７０秒間成長させる工程を順次繰返し
、最後に成形することで、四方をＡ Ｑ ｏ、＋ｓＧ
ａ ０．７Ａ Ｓに囲まれた１００人角のＧａＡｓ量子
細線から成る、２次元制御されたＧａＡｓ／ Ａ Ｑ
ｏ、ｓＧ ａ Ｏ，７Ａ ８基板を容易に作製すること
ができる。
第４図は本発明を適用した第３の実施例による半導体基
板であり、構造の３次元制御に関するものである。実施
例１で得られた２次元制御されたＧａＡｓ／ Ａ Ｑ
ｏ、ａＧ ａ ｏ、ｙＡ ｓの量子細線の断面（ＷＭ単
のため垂直断面とする。第２−ａ図のｘｚ面である）を
選択的な種として利用する他は、作製工程は実施例１と
同じである。これにより１００人角の立方体から成る量
子箱を形成する３次元制御基板を容易に作製することが
できる。本実施例では量子箱の形状は立方体であったが
、必ずしも立方体に限るものではない、目的に応じて正
方体もしくは直方体の量子箱を、 ＧａＡｓとＡ Ｑ
ｏ＊ａＧ ａ Ｏ，７Ａｓの成長速度もしくは成長時間
を適宜変えるか、あるいは選択的な種とする面を、２次
元制御構造の量子細線の垂直断面から９０”未満の角度
だけ傾けることにより、作製することができる。さらに
実施例２の場合のように、各ＧａＡｓ量子箱がＡＱｏ、
ａＧ ａ Ｏ，？Ａ ８により完全に隔てられているよ
うな３次元制御構造の方が適している場合がある。
板であり、構造の３次元制御に関するものである。実施
例１で得られた２次元制御されたＧａＡｓ／ Ａ Ｑ
ｏ、ａＧ ａ ｏ、ｙＡ ｓの量子細線の断面（ＷＭ単
のため垂直断面とする。第２−ａ図のｘｚ面である）を
選択的な種として利用する他は、作製工程は実施例１と
同じである。これにより１００人角の立方体から成る量
子箱を形成する３次元制御基板を容易に作製することが
できる。本実施例では量子箱の形状は立方体であったが
、必ずしも立方体に限るものではない、目的に応じて正
方体もしくは直方体の量子箱を、 ＧａＡｓとＡ Ｑ
ｏ＊ａＧ ａ Ｏ，７Ａｓの成長速度もしくは成長時間
を適宜変えるか、あるいは選択的な種とする面を、２次
元制御構造の量子細線の垂直断面から９０”未満の角度
だけ傾けることにより、作製することができる。さらに
実施例２の場合のように、各ＧａＡｓ量子箱がＡＱｏ、
ａＧ ａ Ｏ，？Ａ ８により完全に隔てられているよ
うな３次元制御構造の方が適している場合がある。
これは実施徊２の量子細線の断面を選択的な種として用
い、実施例２と同じ作製方法をとれば、容易に作製する
ことができる。
い、実施例２と同じ作製方法をとれば、容易に作製する
ことができる。
以上の実施例では、Ａρｘ Ｇ ａ ｔ−ｘ Ａ ｓに
おけるＡＱの組成Ｘがすべて０．３ の場合について本
発明を説明したが、本発明はこの組成値に限ることはな
く、他の組成においても作製条件を適宜選択することに
より適用することができる。
おけるＡＱの組成Ｘがすべて０．３ の場合について本
発明を説明したが、本発明はこの組成値に限ることはな
く、他の組成においても作製条件を適宜選択することに
より適用することができる。
さらに原料の組合せもＧＲＡＢ／ Ａ Ｑ ｘ Ｇ ａ
１−Ｘ Ａ ｓを例として説明したが、本発明はこの
組合せに限ることはなく、他の原料を用いても作製条件
を適宜選択することにより適用することができる１例え
ば、Ｇａ Ｓｂ／ＡＱｘＧａｔ−ｉｓｂ、ＧａＡｓ量子
細線 ｓ １−ＸＰＸ、Ｇ ａ Ｐ／Ｇ ａ Ａ ５ｘ
Ｐｔ−ｘ、 Ｉ ｎ Ｐ／ＧａｘＩｎｔ−ｘＡｓ、Ｉｎ
Ａｓ／ＡｊｌｘＳｂｘ−ｘＡｓ等である。
１−Ｘ Ａ ｓを例として説明したが、本発明はこの
組合せに限ることはなく、他の原料を用いても作製条件
を適宜選択することにより適用することができる１例え
ば、Ｇａ Ｓｂ／ＡＱｘＧａｔ−ｉｓｂ、ＧａＡｓ量子
細線 ｓ １−ＸＰＸ、Ｇ ａ Ｐ／Ｇ ａ Ａ ５ｘ
Ｐｔ−ｘ、 Ｉ ｎ Ｐ／ＧａｘＩｎｔ−ｘＡｓ、Ｉｎ
Ａｓ／ＡｊｌｘＳｂｘ−ｘＡｓ等である。
これらは全て化合物半導体間の組合せであるが、Ｓ 、
ｉ ／ Ｇ ｅの単体半導体間の組合せ、もしくはこれ
ら単体半導体と上記化合物半導体間の組合せにも、作製
条件を適宜選択することにより、本発明を適用すること
ができる。
ｉ ／ Ｇ ｅの単体半導体間の組合せ、もしくはこれ
ら単体半導体と上記化合物半導体間の組合せにも、作製
条件を適宜選択することにより、本発明を適用すること
ができる。
製造装置に関してもＭＢＥを例にとり説明したが、これ
に限ることはなく、例えばＭＯＣＶＤやクラスタイオン
ビーム法（ＩＣＢ）などでもよい。
に限ることはなく、例えばＭＯＣＶＤやクラスタイオン
ビーム法（ＩＣＢ）などでもよい。
以上のように本発明によれば、構造が多次元的に制御さ
れた半導体基板を容易に作製することができる。
れた半導体基板を容易に作製することができる。
第１図は本発明の一実施例の１次元制御構造の模式図、
第２−ａ図と第２−ｂ図は１次元制御基板の１７面に平
行な断面図、第２−ａ図は２次元制御構造の模式図、第
３図は２次元制御構造の模式図、第４図は３次元制御構
造の模式図である。
第２−ａ図と第２−ｂ図は１次元制御基板の１７面に平
行な断面図、第２−ａ図は２次元制御構造の模式図、第
３図は２次元制御構造の模式図、第４図は３次元制御構
造の模式図である。
Claims (1)
- １、２種以上の元素から成る半導体基板の製造法におい
て、１次元制御された半導体基板の断面を選択的な種と
して２次元制御されることを特徴とする半導体基板の製
造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1382886A JPS62172712A (ja) | 1986-01-27 | 1986-01-27 | 半導体基板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1382886A JPS62172712A (ja) | 1986-01-27 | 1986-01-27 | 半導体基板の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62172712A true JPS62172712A (ja) | 1987-07-29 |
Family
ID=11844132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1382886A Pending JPS62172712A (ja) | 1986-01-27 | 1986-01-27 | 半導体基板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62172712A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01225175A (ja) * | 1988-03-03 | 1989-09-08 | Nec Corp | 電界効果トランジスタ |
| JPH0537091A (ja) * | 1991-08-01 | 1993-02-12 | Tokyo Inst Of Technol | 多次元量子井戸素子およびその製造方法 |
-
1986
- 1986-01-27 JP JP1382886A patent/JPS62172712A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01225175A (ja) * | 1988-03-03 | 1989-09-08 | Nec Corp | 電界効果トランジスタ |
| JPH0537091A (ja) * | 1991-08-01 | 1993-02-12 | Tokyo Inst Of Technol | 多次元量子井戸素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Madhukar | Growth of semiconductor heterostructures on patterned substrates: defect reduction and nanostructures | |
| JP2854607B2 (ja) | 半導体装置及び半導体レーザ装置 | |
| JPS63155713A (ja) | 半導体微細構造の製造法 | |
| JPS62172712A (ja) | 半導体基板の製造法 | |
| JPS61222216A (ja) | 超格子半導体の作製方法 | |
| Cox et al. | Formation of laterally propagating supersteps of InP/InGaAs on vicinal wafers | |
| KR100331687B1 (ko) | 자발형성 양자점과 전류차단층의 자기정렬 성장을 위한반도체 소자 제조방법 | |
| JP3278035B2 (ja) | 電流狭窄構造を持った量子箱構造及びその作成法 | |
| Shimomura et al. | Optical properties of GaAs/Al0. 3Ga0. 7As T-shaped quantum well structure fabricated by glancing angle molecular beam epitaxy on GaAs (100) patterned substrates | |
| JPS62231202A (ja) | 分光器用結晶、量子細線構造及びそれらの製造方法 | |
| KR101026507B1 (ko) | 삼차원 미세 가공 방법 및 고밀도 삼차원 미세 구조 | |
| JPH04280629A (ja) | 微細階段状構造体の製造方法およびそれを用いた半導 体装置 | |
| Rajkumar et al. | In-Situ Growth of Three-Dimensionally Confined Structures on Patterned GaAs (111) B Substrates | |
| JPH04216616A (ja) | 分子線エピタキシャル成長薄膜結晶の伝導型制御方法及び当該制御方法を使用する分子線エピタキシャル装置 | |
| JPH04356963A (ja) | 半導体量子細線の製造方法 | |
| JP2650770B2 (ja) | 縦型超格子素子の製造方法 | |
| JPH01232715A (ja) | 半導体構造体の製造方法 | |
| JPH02163928A (ja) | 量子細線または量子箱の形成方法 | |
| JPH04105313A (ja) | 量子箱の製造方法 | |
| JPH0334594A (ja) | 量子井戸構造の製造方法 | |
| JPS63240090A (ja) | 半導体超格子 | |
| JPH0426160A (ja) | 縦型超格子の製造方法 | |
| JP2771635B2 (ja) | Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法 | |
| JPS62273791A (ja) | 半導体量子井戸レ−ザの作製方法 | |
| JPH0746684B2 (ja) | 半導体ウェーハとその製造方法 |