KR101026507B1 - 삼차원 미세 가공 방법 및 고밀도 삼차원 미세 구조 - Google Patents

삼차원 미세 가공 방법 및 고밀도 삼차원 미세 구조 Download PDF

Info

Publication number
KR101026507B1
KR101026507B1 KR1020067023782A KR20067023782A KR101026507B1 KR 101026507 B1 KR101026507 B1 KR 101026507B1 KR 1020067023782 A KR1020067023782 A KR 1020067023782A KR 20067023782 A KR20067023782 A KR 20067023782A KR 101026507 B1 KR101026507 B1 KR 101026507B1
Authority
KR
South Korea
Prior art keywords
group iii
dimensional
electron beam
compound semiconductor
substrate
Prior art date
Application number
KR1020067023782A
Other languages
English (en)
Other versions
KR20070061482A (ko
Inventor
타다아키 카네코
나오카츠 사노
키요시 사카우에
Original Assignee
리베르
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리베르 filed Critical 리베르
Publication of KR20070061482A publication Critical patent/KR20070061482A/ko
Application granted granted Critical
Publication of KR101026507B1 publication Critical patent/KR101026507B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341—Structures having reduced dimensionality, e.g. quantum wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

단일체의 GaAs 및 InP 기판을 포함하는, AlxGayIn1-x-yAszP1-z(0≤x<1, 0≤y, z≤1) 표면에 형성한 박막 표면 상에 임의의 전자빔 지름, 전류 밀도로 제어한 전자빔을 조사하여, 상기 GaAs 표면에 형성한 자연 산화막을 선택적으로 Ga2O3로 치환 또는 생성시킨 후, 상기 기판을 소정 온도로 하여 상기 Ga2O3로 치환한 부분 이외의 상기 자연 산화막을 탈리시키고, 분자선 에피택셜 성장법에 의해 상기 자연 산화막을 탈리시킨 측의 상기 기판 상에 있어서 III-V족 화합물 반도체 결정을 선택 성장시키고, 기판의 고밀도화를 수행함으로써, 나노미터 정도로 결정 성장 방향의 결정막 두께가 일정한 회로 패턴을 즉석으로 형성한다.
Figure R1020067023782
산화막, 분자선 에피택셜 성장법

Description

삼차원 미세 가공 방법 및 고밀도 삼차원 미세 구조{METHOD OF THREE-DIMENSIONAL MICROFABRICATION AND HIGH-DENSITY THREE-DIMENSIONAL FINE STRUCTURE}
본 발명은 화합물 반도체 기판 상에 분자선 에피택셜 성장법에 의해 III-V족 화합물 반도체 결정을 에피택셜 성장시킨, AlxGayIn1-x-yAszP1-z층 표면의 삼차원 미세 가공 방법에 관한 것이다.
광 리소그래피를 중심으로 하는 현재의 반도체 미세 가공은 기술적 한계에 달해 있으며, 반도체 관련 산업이 금후로도 경제 산업 분야의 주된 견인차 역할을 지속하기 위해서는 새로운 패러다임에 기초한 방법론의 전개가 급선무이다. 그것이 나노 테크놀로지로서, 광 리소그래피 기술이 안고 있는 장치 한계(복잡화, 거대화, 고비용화)를 극복하게 할 것으로 기대되고 있다. 목표가 되는 기술 과제는 소량 다품종형 생산을 가능(설계 변경 용이, 저비용)하게 하는 삼차원 나노 미세화 기술의 개발이다. 특히, "광/전자 디바이스" 전개의 관점에서는, 요구되는 프로세스 기능으로서 무손상/무오염이 전제가 되며, 또한 '일괄 디바이스화'와 '즉석 제어화'가 필요하다.
리소그래피에 필요한 조건은 두 가지이다. 쓰루풋(throughput; 레지스트의 고감도화)과 해상도(레지스트의 분해능)로서, 그들의 밸런스가 중요하다. 전자빔은 광에 비하여 파장이 짧기 때문에 광 리소그래피가 갖는 해상도 한계를 넘는 것으로 개발이 진행되고 있다. 전자빔 리소그래피에서는 일반적으로 쓰루풋의 관점에서 광 리소그래피와 마찬가지로 유기 레지스트를 이용하고 있으며, 해상도가 우수한 무기 레지스트는 감도가 낮기 때문에 일반적으로는 이용되지 않았다. 유기 레지스트 중에서 감도는 비교적 낮지만 해상도가 우수한 것으로서 PMMA가 일반적으로 이용되고 있다. 무기 레지스트의 감도를 PMMA와 동등 혹은 능가하도록 하는 것, 그것이 무기 레지스트 개발에 있어서의 하나의 목표이다.
전자빔 리소그래피에 있어서의 또 하나의 문제점은, 입사 전자뿐만이 아니라 레지스트 및 기판 내로부터의 이차 전자 산란에 의한 영향이다(근접 효과(proximity effect)라 불린다). 이 영향에 의해 입사 전자빔이 갖는 빔 지름보다 상당히 큰 영역이 레지스트에 대한 반응 영역으로 되어 버린다. 이 효과는 인접하는 묘화 라인간에서의 해상도를 결정한다. 근접 효과를 저감시키기 위하여 많은 노력이 이루어지고 있으며, 그 일례가 다층 레지스트에 의한 기판 내 침입 전자선의 굴절률 제어를 이용한 실효 빔 지름의 저감화이다. 그러나 현재 상태에서는 그 근접 효과(빔 지름보다 큰 레지스트 반응 영역)가 미세화에 대한 큰 제한이 되고 있다.
일반적으로 이용되는 레지스트 감도라 함은 2종류가 있는데, 하나는 전자빔의 에너지 조사량에 의존하여 어떤 임계값에서 급준한 반응이 일어나는 디지털형 레지스트, 또 하나는 어떤 에너지 조사량폭에 대하여 연속적으로 반응이 진행되는 아날로그형 레지스트이다. 서브미크론 영역에서의 미세화에는 공간 분해를 얻기 쉬운 디지털형이 유리하다고 여겨져 왔다. 그로 인해 형성된 "경한(hard)" 반응 영역이 마스크로서 이용되었으며, 후공정의 에칭이나 성장(재성장이라 불린다)에 대하여 선택적인 기능을 가져왔다. 한편, 아날로그형 레지스트는 공간 분해능에 한계는 있지만, 후공정의 프로세스에 대하여 "연질(soft)" 마스크로서 기능하기 때문에 고저차를 제어한 구조의 제작에 이용되어 왔다. 임의의 삼차원 미세 구조를 제작하기 위해서는 공간 분해능이 우수한 동시에 고저차 제어가 우수한 아날로그형의 레지스트 개발 그리고 후공정의 프로세스 개발이 필요하였다.
종래, 마스크 패턴 형성 후의 선택적 성장 프로세스로서 표면 확산 길이가 긴 가스종(種)을 이용한 성장법(CVD, GSMBE, CBE 등)이 이용되어 왔다. 그것은 성장 전에 형성된 마스크 패턴이 일반적으로 광 리소그래피에 의해 제작되기 때문에, 마스크 폭(즉, 선택적으로 성장이 제어되어야 할 영역 폭)이 극히 크고, 비마스크 영역으로의 선택 성장을 일으키기 위해서는 마스크 상에 조사된 성장 원료 원자를 확산에 의해 배제시켜야만 하기 때문이었다. 이 방법을 이용한 선택 성장은 GaN을 포함하는 모든 화합물 반도체 및 Si 프로세스에 응용되어 삼차원 구조 제어 방법의 한 방법으로서 확립되어 있다. 그러나 서브미크론 영역을 포함하는 더욱 작은 삼차원 구조 제어에 대해서는 가스종(種)이 갖는 큰 표면 확산 길이에 의해 극히 미세한 마스크 영역이 파묻혀 버리는 문제점이 있다. 작은 마스크 영역에는 그에 대응하는 표면 확산 길이가 짧은(마스크 폭보다는 크지만) 프로세스와의 조합이 필요하 다.
또한, 예를 들면 CVD법을 이용하고 있는 것으로서, 일본 특허공개 평8-172053호 공보에 개시된 것이 있다. 이 일본 특허공개 평8-172053호 공보의 것은 CVD법 중에서도 유기 금속 화학 기상 증착법(이하, MOCVD법이라 한다)을 이용하여 III-V족 화합물 반도체를 선택 성장시키는 것이다.
그러나 일본 특허공개 평8-172053호 공보의 것은 MOCVD법을 이용하고 있어, 표면 원자의 확산 길이가 길기 때문에 고밀도 배열의 기판 상에서의 III-V족 화합물 반도체의 선택 성장이 충분하지 않아 기판을 고밀도화하는 것이 곤란하다. 또한, 나노미터 정도로 결정 성장 방향의 각 성장 결정막 두께를 일정하게 하는 것은 불가능하다.
그런 점에서, 본 발명의 목적은 기판의 고밀도화를 용이하게 수행할 수 있는 동시에 나노미터 정도로 결정 성장 방향의 결정막 두께가 일정한 회로 패턴을 즉석으로(on-site) 형성하는 삼차원 미세 가공 방법 및 고밀도 삼차원 미세 구조를 제공하는 것이다.
본 발명의 삼차원 미세 가공 방법은, III-V족 화합물 반도체로 이루어지는 AlxGayIn1-x-yAszP1-z(0≤x<1, 0≤y, z≤1)을 표면 형성한 박막 기판 표면 상에 임의의 전자빔 지름으로 전류 밀도를 제어한 전자빔을 조사하여, 상기 기판 표면에 형성한 자연 산화막을 선택적으로 III족 산화물로 치환하거나 또는 III족 산화물을 생성시킨 후, 상기 기판을 소정 온도로 하여 상기 III족 산화물로 치환한 부분 이외의 상기 자연 산화막을 탈리(脫離)시키고, 고체 성장 원료를 이용한 분자선 에피택셜 성장법에 의해 상기 자연 산화막을 탈리시킨 측의 상기 기판 상의 상기 III족 산화물 치환 부분 또는 상기 III족 산화물 치환 부분 이외의 영역에 있어서 III-V족 화합물 반도체 결정을 선택 성장시키는 것이다.
또한, 본 발명의 고밀도 삼차원 미세 구조는, 상술한 삼차원 미세 가공 방법을 이용하여, 상기 III-V족 화합물 반도체 결정을 상기 III족 산화물 치환 부분 또는 상기 III족 산화물 치환 부분 이외의 영역에 선택 성장시킴으로써 제작되는 것이 바람직하다.
본 발명에 따르면, AlxGayIn1-x-yAszP1-z층 등의 화합물 반도체를 포함하는 III-V족 화합물 반도체 결정 표면에 자연적으로 형성되어 있는 자연 산화막을 제거하지 않고, 그 자연 산화막에 전자빔을 주입함으로써, 결정화도가 높고 화학적으로 안정된 III족 산화물을 형성하고, 이 III족 산화물 이외의 자연 산화막 부분을 열에 의해 탈리시킬 수 있기 때문에, 표면에 임의의 회로 패턴을 용이하게 가공할 수 있다. 이 때, 이 회로 패턴이 고밀도 배열이라도 MBE법의 성장 조건을 제어하여 표면 원자 확산 길이를 제어함으로써, III-V족 화합물 반도체 결정의 선택 성장을 용이하게 수행할 수 있음과 동시에, 나노미터 정도로 결정 성장 방향의 결정막 두께가 일정한 회로 패턴을 즉석으로 형성하는 것이 가능하다. 또한, 나노미터 정도이면서 비용이 저렴한 고밀도 회로의 제작이 가능하게 된다.
도 1은 본 발명에 따른 삼차원 미세 가공 방법의 실시예를 설명하기 위한 도면.
도 2는 본 발명에 따른 삼차원 미세 가공 방법의 제1 실시예의 기판 표면의 AFM에 의한 관찰 사진을 나타내는 도면.
도 3은 본 발명에 따른 삼차원 미세 가공 방법의 제2 실시예의 기판 표면의 AFM에 의한 관찰 사진을 나타내는 도면.
도 4는 본 발명에 따른 삼차원 미세 가공 방법의 제3 실시예의 기판 표면의 AFM에 의한 관찰 사진을 나타내는 도면.
이하, 도면을 참조하면서 본 발명에 따른 삼차원 미세 가공 방법 및 고밀도 삼차원 미세 구조의 실시 형태의 일례를 설명한다. 도 1에 있어서, 참조부호 1은 GaAs층이고, 참조부호 2는 GaAs층(1) 표면에 자연적으로 형성되어 있는 As2O3 등의 표면의 자연 산화막을 나타내고 있다.
본 실시 형태예에 따른 삼차원 미세 가공 방법은, 먼저 GaAs층(1) 표면에 자연적으로 형성되어 있는 As2O3 등의 자연 산화막(2)을 제거하지 않고, 이 자연 산화막(2)의 표면을 향해 전자빔을 진공 중에서 조사한다. 전자빔의 조사에 의해, 자연 산화막(2)의 As2O3나 As2O 등의 산화물은 화학적으로 안정된 산화물 Ga2O3(3)로 치환된다(도 1(a) 참조). 또한, 가속 전압을 10 ~ 50kV, 선 도우즈량 범위(line dose range)를 10nC/㎝ ~ 1μC/㎝으로 하고, 전자빔의 조사를 단일 라인 모드로 수행하는 것이 바람직하다. 다음으로, 표면 산화막(2)의 일부를 Ga2O3(3)로 치환한 GaAs층(1)을 580 ~ 620℃로 승온함으로써 Ga2O3(3) 이외의 표면 산화막(2)이 열 탈리되고, Ga2O3(3)로 치환된 부분 이외 및 표면 산화막(2)측의 GaAs층(1)의 일부가 제거된다(도 1(b) 참조). 이때, GaAs층(1)의 표면을 소정의 회로 패턴이 되도록 전자빔에 의해 패터닝한다면 GaAs층(1) 표면에 임의의 회로 패턴을 가공하는 것이 가능하게 된다.
다음으로, MBE법에 의해 표면 산화막(2)을 탈리한 측의 GaAs층(1) 상에 있어서 GaAs를 선택 성장시킨다. 이 MBE법은 결정 성장 조건이 GaAs의 성장 방향을 GaAs층(1)의 면방향 (100)으로 맞추고, GaAs 결정 성장 온도를 500 ~ 650℃, Ga 원자와 As4 분자의 플럭스비(flux ratio)인 FV/FIII을 5 ~ 20, GaAs 결정 성장 속도를 0.1 ~ 2ML/sec(분자층/초: 이차원 박막에 대한 성장 속도 환산), GaAs 성장층 막두께를 전자빔의 묘화 간격 정도로 하여 수행하는 것이다.
여기에서, GaAs 결정 성장 속도는 시료 박막이나 기판의 표면 상태를 즉석으로 관찰하기 위한 반사 고속 전자선 회절 장치(이하, RHEED라 한다)를 이용하여 조정하는 것이다. 이때, GaAs 결정 성장 속도를 결정하면, GaAs 결정 성장 시간의 조정에 의해, GaAs 성장 결정(5)의 막두께를 제어하는 것이 가능하다. 이러한 제어에 의해, 고밀도이면서 각 GaAs 성장 결정(5)의 막두께가 일정한 기판의 제작이 가능 하게 된다(도 1(c) 참조). 또한, 도시하지 않았지만, 최종적으로 Ga2O3(3)는 전자빔의 실효 선 도우즈량이 50nC/㎝인 경우에는 성장 중에 승화되지 않게 되지만, 선 도우즈량이 그보다 많은 경우에는 GaAs 성장 결정(5)에 의해 덮여질 것으로 생각된다.
이와 같이, 본 발명에 따른 삼차원 미세 가공 방법에 따르면, GaAs층 표면에 자연적으로 형성되어 있는 As2O3 등의 자연 산화막을 제거하지 않고, 이 자연 산화막에 전자빔을 조사함으로써, 표면에 화학적으로 안정한 Ga2O3를 형성하는 것이 가능해진다. 그리고 회로 패턴이 고밀도 배열이라도, MBE법의 성장 조건을 제어하여 표면 원자 확산 길이를 제어함으로써, GaAs 결정의 선택 성장을 용이하게 수행할 수 있음과 동시에, 나노미터 정도로 결정 성장 방향의 결정막 두께를 일정하게 할 수 있다. 또한, 나노미터 정도이면서 비용이 낮은 고밀도 회로의 제작이 가능하게 된다.
또한, 본 실시예에서는 GaAs층에 대하여 설명하였으나 GaAs층에 한정되는 것은 아니며, AlxGayIn1 -x- yAszP1 -z(0≤x<1, 0≤y, z≤1)층이라면 본 실시예에서 설명한 GaAs층과 동일한 효과를 발휘할 수 있다.
또한, 이하의 조건 등을 이용함으로써, 다양한 III-V족 화합물 반도체 결정 성장도 가능하다. 상기 전자빔의 조사 방향을 상기 기판의 결정 방위 [100], [110], [111], [-1-1-1]으로 맞추고, 상기 III-V족 화합물 반도체 결정의 성장 온도를 300 ~ 650℃, 상기 고체 성장 원료의 V족 분자와 III족 원자의 플럭스비인 FV/FIII을 1 ~ 20, 상기 III-V족 화합물 반도체 결정 성장 속도를 0.1 ~ 2ML/sec(분자층/초: 이차원 박막에 대한 성장 속도 환산), 상기 III-V족 화합물 반도체 결정 성장층 막 두께를 전자빔의 묘화 간격 정도로 하여 상기 III-V족 화합물 반도체 결정을 선택 성장시킬 수도 있다. 이 때, 상기 III족 산화물 부분의 폭을, 조사한 전자빔 지름 이하로 제어하는 것이 바람직하다. 또한, 상기 전자빔의 조사 간격만을 제어함으로써, 여러 종류의 입체 형상을 갖는 삼차원 미세 구조를 형성하는 것이 바람직하다. 여기에서, 전자빔의 조사 간격이라 함은 전자빔을 단일 라인 모드로 조사하여, 다음에 조사할 라인까지 평행 이동시킨 거리를 말한다. 또한, 상기의 삼차원 미세 가공 방법을 단일 초고진공 환경 내에서 일괄하여 수행하는 것이 바람직하다. 또한, 전자선 회절법을 이용하여, 상기 분자선 에피택셜 성장법에 의한 III-V족 화합물 반도체 결정 성장 도중의 상기 기판 표면을 즉석으로 관찰함으로써, 상기 III-V족 화합물 반도체 결정의 성장을 제어하는 것이 바람직하다. 또한, 전자빔의 묘화 라인을 상기 기판 상에서 복수 교차시킴으로써, 상기 묘화 라인으로 둘러싸인 상기 기판 상의 미소 구역 내에, 성장한 상기 III-V족 화합물 반도체 결정의 형상이 상기 미소 구역 내의 면적과 상기 기판의 결정 방위와 결정 성장막 두께에 의존하도록 하는 것이 바람직하다. 또한, 상기 III-V족 화합물 반도체가 GaAs, InAs, InP 중 어느 하나인 것이 바람직하다.
상기 구성에 의해, 이웃하는 삼차원 미세 구조끼리의 간격이 서브미크론 이하의 InAs, InP 등으로 이루어지는 고밀도 삼차원 미세 구조도 형성할 수 있다.
또한, 본 실시 형태예에서는 소위 네거티브형의 삼차원 미세 가공 방법 및 네거티브형의 고밀도 삼차원 미세 구조에 대하여 설명하였으나, 결정 성장 조건을 변경함으로써 소위 포지티브형의 삼차원 미세 가공 방법 및 포지티브형의 고밀도 삼차원 미세 구조에 대해서도 마찬가지로 실시 가능하다.
이상에 설명한 실시 형태에 따르면, AlxGayIn1-x-yAszP1-z층 등의 화합물 반도체를 포함하는 III-V족 화합물 반도체 결정 표면에 자연적으로 형성되어 있는 자연 산화막을 제거하지 않고 그 자연 산화막에 전자빔을 주입함으로써, 결정화도가 높고 화학적으로 안정한 III족 산화물을 형성하고, 이 III족 산화물 이외의 자연 산화막 부분을 열로 탈리시킬 수 있기 때문에, 표면에 임의의 회로 패턴을 용이하게 가공할 수 있다. 이때, 이 회로 패턴이 고밀도 배열이라도, MBE법의 성장 조건을 제어하여 표면 원자 확산 길이를 제어함으로써, III-V족 화합물 반도체 결정의 선택 성장을 용이하게 수행할 수 있으며, 동시에 나노미터 정도로 결정 성장 방향의 결정막 두께가 일정하게 되는 회로 패턴을 즉석으로 형성하는 것이 가능하다. 또한, 나노미터 정도이면서 비용이 낮은 고밀도 회로의 제작이 가능하게 된다.
또한, 본 전자빔 묘화법에 의해 개질되는 자연 산화막을 일종의 무기 레지스트라고 생각하면, 후공정의 고체 원료를 이용한 분자선 에피택셜 성장법에 대한 레지스트 감도는 고해상도 리소그래피로서 일반적으로 이용되고 있는 유기 레지스트 PMMA와 동등한 감도를 가지고 있어, 무기 레지스트 중에서는 감도가 가장 높은 해상도를 갖기 때문에, 무기 레지스트를 이용한 경우의 문제점으로 여겨지는 쓰루풋 도 크게 개선할 수 있다.
또한, 일반적으로 전자빔법으로 개질되는 자연 산화막 영역은 입사 전자선(1차 전자)과 박막 내에서의 산란 전자(2차 전자)에 의해 결정되지만, 후공정에 이용하는 고체 원료를 이용한 분자선 에피택셜 성장법의 전자빔법으로 개질되는 자연 산화막 영역 이외의 영역에서의 성장(네거티브형 성장)에 대해서는 1차 전자가 갖는 고에너지 영역에 대해서만 성장의 선택성이 나타나게 되어, 전자빔 지름 이하의 구조 제어가 가능하게 된다.
따라서, 이러한 효과를 갖는 본 발명에 의해 다양한 양자 디바이스 특성을 살린 유용한 소자, 예를 들면 포토닉 결정, 양자 세선, 양자 상자, 회절 격자, 반도체 레이저 구조, 마이크로 머신의 실현도 가능하게 된다.
이하, 실시예에 의해 본 발명을 더욱 구체적으로 설명한다.
또한, 이하의 각 실시예에서의 GaAs층 표면으로의 전자빔의 조사는 GaAs층 표면에 자연적으로 형성되어 있는 As2O3 등의 표면 산화막의 표면을 향해 전자빔 지름이 0.1㎛인 전자빔을 진공 중에서 가속 전압 30kV, 전류량 1×10-8A, 선 도우즈량 40nC/㎝의 조건으로 수행하였다. 또한, 각 실시예의 성장 결정으로서 GaAs를 사용하고, GaAs 결정 성장 속도는 RHEED를 이용하여 측정 및 제어하였다.
(제1 실시예)
본 제1 실시예에 있어서는, 상기 전자빔을 조사 간격 1.1㎛로, 면방향 (100) 및 GaAs층(1)의 [-110] 방향으로 조사하고, GaAs층 표면에서의 MBE법에 따른 결정 성장 조건을: GaAs 결정 성장 온도는 580℃, Ga원자와 As4 분자의 플럭스비인 FAs/FGa 는 10, GaAs 결정 성장 속도는 0.2ML/sec(분자층/초: 이차원 박막에 대한 성장 속도 환산), GaAs 결정 성장 시간은 20min으로 하여 기판 제작을 수행하였다. 이와 같이 제작된 기판을 제1 실시예의 시료로 하였다.
(제2 실시예)
본 제2 실시예에 있어서는, 상기 전자빔을 조사 간격 6㎛로, 면방향 (100) 및 GaAs층(1)의 [-110] 방향과 [110] 방향으로 조사하고, GaAs층 표면에서의 MBE법에 따른 결정 성장 조건을: GaAs 결정 성장 온도는 580℃, Ga원자와 As4 분자의 플럭스비인 FAs/FGa는 10, GaAs 결정 성장 속도는 0.2ML/sec(분자층/초: 이차원 박막에 대한 성장 속도 환산), GaAs 결정 성장 시간은 20min으로 하여 기판 제작을 수행하였다. 이와 같이 제작된 기판을 제2 실시예의 시료로 하였다.
(제3 실시예)
본 제3 실시예에서는, 상기 전자빔을 조사 간격 1.6㎛로, 면방향 (100) 및 GaAs층(1)의 [-110] 방향과 [110] 방향으로 조사하고, GaAs층 표면에서의 MBE법에 의한 결정 성장 조건을: GaAs 결정 성장 온도는 580℃, Ga원자와 As4 분자의 플럭스비인 FAs/FGa는 10, GaAs 결정 성장 속도는 0.2ML/sec(분자층/초: 이차원 박막에 대한 성장 속도 환산), GaAs 결정 성장 시간은 20min으로 하여 기판 제작을 수행하였다. 이와 같이 제작된 기판을 제3 실시예의 시료로 하였다.
도 2 내지 도 4는 제1 실시예 내지 제3 실시예의 각 시료 표면을 원자간력 현미경(이하, AFM이라 한다)으로 관찰 사진을 나타낸다.
기판 표면으로의 전자빔 조사시의 기하학적 배치(묘화 라인 간격, 및 평행 라인 또는 교차 라인)에 의존하여 묘화 MBE법의 성장 조건을 변화시킴으로써, GaAs층 표면에 형성되어 있는 각 패턴이 성장에 대하여 네거티브형 마스크로서 기능하며, 전자빔의 비조사 영역에 선택적으로 삼차원 구조가 직접 제작되어 있는 것을 알 수 있다. 하나의 삼차원 구조 단위는 안정한 결정면 패싯(facet)으로 구성되고, 원자 레벨에서 평탄하다. 또한, 이들 결과로부터, 전자선의 빔 묘화에 의한 Ga2O3로의 개질 영역에 성장이 이루어짐으로써, 전자빔 지름에 대하여 무시할 수 있을 정도로 작아져 있는 것을 알 수 있다. 전자빔의 묘화 간격을 크게 하면 전자빔의 비조사 영역의 중앙이 움푹 들어간 형상의 삼차원 구조가 형성되는데, 이것은 성장시의 표면 확산 원자의 확산 길이가 라인 간격에 대하여 작아지기 때문이며, 이로 인해, 복잡한 형상을 갖는 다양한 삼차원 구조의 제작이 가능하다는 것을 나타내고 있다. 이로부터, MBE법의 성장 조건을 변화시킴으로써 형상이 서로 다른 회로 패턴을 형성하는 것이 가능하다고 말할 수 있다.
이상과 같이, GaAs층 표면에 형성되어 있는 자연 산화막에 전자빔을 주입함으로써 화학적으로 안정한 Ga2O3를 형성할 수 있으며, 또한 MBE법의 성장 조건을 변화시킴으로써 GaAs층 표면에 형성되는 형상 패턴을 나노미터 단위로 제어하여 가공하는 것이 동일한 장치에서의 일련의 공정에 의해 가능하게 된다. 따라서, 제조 비 용을 대폭 감소시킬 수 있게 된다.
또한, 본 발명은 특허 청구의 범위를 벗어나지 않는 범위에서 설계 변경할 수 있으며, 상기 실시 형태나 실시예에 한정되는 것이 아니다.
전자빔 조사시에 소정의 회로 패턴이 되도록 GaAs층 표면에 전자빔으로 묘화함으로써, 용이하게 임의의 회로 패턴을 재현성 좋게 가공할 수 있다. 이로 인해, 반도체 디바이스는 물론 파장 변별 디바이스, 마이크로머시닝, 포토닉 크리스탈이나 마이크로 콤포넌트 등의 미세 가공, 양자 세선/양자 상자 등으로의 응용이 가능하게 된다.

Claims (14)

  1. AlxGayIn1-x-yAszP1-z(0≤x<1, 0≤y, z≤1)를 포함하는 III-V족 화합물 반도체로 이루어지는 기판을 준비하는 단계;
    임의의 전자빔 지름으로 전류 밀도를 제어한 전자빔을 상기 기판 표면 상에 조사하여, 상기 기판 표면에 형성된 자연 산화막을 선택적으로 III족 산화물로 치환하거나 또는 선택적으로 III족 산화물을 형성하는 단계;
    상기 III족 산화물로 치환한 부분 및 III족 산화물이 형성된 부분 이외의 상기 자연 산화막을 탈리시키기 위하여 상기 기판을 소정 온도로 하는 단계; 및
    상기 자연 산화막을 탈리시킨 측의 상기 기판 상의 상기 III족 산화물로 치환한 부분 및 III족 산화물이 형성된 부분 이외의 영역에서, 고체 성장 원료를 이용한 분자선 에피택셜 성장법에 의해 III-V족 화합물 반도체 결정을 선택적으로 성장시키는 단계를 포함하는 것을 특징으로 하는 삼차원 미세 가공 방법.
  2. 제1항에 있어서,
    상기 전자빔의 가속 전압은 10 ~ 50kV, 선 도우즈량 범위는 10nC/㎝ ~ 1μC/㎝로 하고, 상기 전자빔의 조사는 단일 라인 모드로 수행하는 것을 특징으로 하는 삼차원 미세 가공 방법.
  3. 제2항에 있어서,
    상기 전자빔의 조사 방향은 상기 기판의 결정 방위 [100], [110], [111], [-1-1-1]으로 맞추고, 상기 III-V족 화합물 반도체 결정의 성장 온도는 300 ~ 650℃, 상기 고체 성장 원료의 V족 분자와 III족 원자의 플럭스비인 FV/FIII는 1 ~ 20, 상기 III-V족 화합물 반도체 결정 성장 속도는 0.1 ~ 2ML/sec, 상기 III-V족 화합물 반도체 결정 성장층 막 두께는 전자빔의 묘화 간격 정도로 하여 상기 III-V족 화합물 반도체 결정을 선택 성장시키는 것을 특징으로 하는 삼차원 미세 가공 방법.
  4. 제2항에 있어서,
    상기 III족 산화물 부분의 폭은, 조사한 전자빔의 지름 이하로 제어하는 것을 특징으로 하는 삼차원 미세 가공 방법.
  5. 제2항에 있어서,
    상기 전자빔의 조사 간격만을 제어함으로써, 다수 종류의 입체 형상을 갖는 삼차원 미세 구조를 형성하는 것을 특징으로 하는 삼차원 미세 가공 방법.
  6. 제1항에 기재된 삼차원 미세 가공 방법을 단일 초고진공 환경 내에서 일괄하여 수행하는 것을 특징으로 하는 삼차원 미세 가공 방법.
  7. 제1항에 있어서,
    전자선 회절법을 이용하여 상기 분자선 에피택셜 성장법에 의한 III-V족 화합물 반도체 결정 성장 도중의 상기 기판 표면을 즉석으로 관찰함으로써, 상기 III-V족 화합물 반도체 결정의 성장을 제어하는 것이 가능한 것을 특징으로 하는 삼차원 미세 가공 방법.
  8. 제1항에 있어서,
    전자빔의 묘화 라인을 상기 기판 상에서 복수 교차시킴으로써, 상기 묘화 라인으로 둘러싸인 상기 기판 상의 미소 구역 내에, 성장한 상기 III-V족 화합물 반도체 결정의 형상이 상기 미소 구역 내의 면적과 상기 기판의 결정 방위와 결정 성장막 두께에 의존하는 것을 특징으로 하는 삼차원 미세 가공 방법.
  9. 제1항에 기재된 삼차원 미세 가공 방법을 이용하여, 상기 III-V족 화합물 반도체 결정을 상기 III족 산화물 치환 부분 또는 상기 III족 산화물 치환 부분 이외의 영역에 선택 성장시킴으로써 제작되는 것을 특징으로 하는 고밀도 삼차원 미세 구조.
  10. 제2항에 기재된 삼차원 미세 가공 방법을 이용하여, 상기 III-V족 화합물 반도체 결정을 상기 III족 산화물 치환 부분 또는 상기 III족 산화물 치환 부분 이외의 영역에 선택 성장시킴으로써 제작되는 것을 특징으로 하는 고밀도 삼차원 미세 구조.
  11. 제3항에 기재된 삼차원 미세 가공 방법을 이용하여, 상기 III-V족 화합물 반도체 결정을 상기 III족 산화물 치환 부분 또는 상기 III족 산화물 치환 부분 이외의 영역에 선택 성장시킴으로써 제작되는 것을 특징으로 하는 고밀도 삼차원 미세 구조.
  12. 제1항에 기재된 삼차원 미세 가공 방법을 이용하여 제작되며, 이웃하는 삼차원 미세 구조 사이의 간격이 서브미크론 이하인 고밀도 삼차원 미세 구조.
  13. 제2항에 기재된 삼차원 미세 가공 방법을 이용하여 제작되며, 이웃하는 삼차원 미세 구조 사이의 간격이 서브미크론 이하인 고밀도 삼차원 미세 구조.
  14. 제3항에 기재된 삼차원 미세 가공 방법을 이용하여 제작되며, 이웃하는 삼차 미세 구조 사이의 간격이 서브미크론 이하인 고밀도 삼차원 미세 구조.
KR1020067023782A 2004-04-13 2004-04-13 삼차원 미세 가공 방법 및 고밀도 삼차원 미세 구조 KR101026507B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/005262 WO2005101470A1 (ja) 2004-04-13 2004-04-13 三次元微細加工方法及び高密度三次元微細構造

Publications (2)

Publication Number Publication Date
KR20070061482A KR20070061482A (ko) 2007-06-13
KR101026507B1 true KR101026507B1 (ko) 2011-04-01

Family

ID=35150243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067023782A KR101026507B1 (ko) 2004-04-13 2004-04-13 삼차원 미세 가공 방법 및 고밀도 삼차원 미세 구조

Country Status (6)

Country Link
US (1) US7432176B2 (ko)
EP (1) EP1739728A4 (ko)
KR (1) KR101026507B1 (ko)
CN (1) CN100449691C (ko)
CA (1) CA2568789A1 (ko)
WO (1) WO2005101470A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102107847B (zh) * 2009-12-23 2013-01-16 中国科学院物理研究所 一种制备三维微纳器件的方法
CN102092675B (zh) * 2011-01-14 2013-11-27 中国科学院物理研究所 一种自掩模单结多端三维纳米结构的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03192719A (ja) * 1989-12-22 1991-08-22 Hikari Gijutsu Kenkyu Kaihatsu Kk 化合物半導体結晶成長法
JPH08264446A (ja) * 1995-03-22 1996-10-11 Dainippon Printing Co Ltd ガリウム砒素基板における選択的結晶成長方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172053A (ja) 1994-12-19 1996-07-02 Sony Corp 結晶成長法
US6265329B1 (en) * 1998-03-09 2001-07-24 Motorola, Inc. Quantum deposition distribution control
US20030011515A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Apparatus for effecting transfer of electromagnetic energy
US7348222B2 (en) * 2003-06-30 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor and method for manufacturing a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03192719A (ja) * 1989-12-22 1991-08-22 Hikari Gijutsu Kenkyu Kaihatsu Kk 化合物半導体結晶成長法
JPH08264446A (ja) * 1995-03-22 1996-10-11 Dainippon Printing Co Ltd ガリウム砒素基板における選択的結晶成長方法

Also Published As

Publication number Publication date
CN1969374A (zh) 2007-05-23
KR20070061482A (ko) 2007-06-13
EP1739728A4 (en) 2011-06-22
CN100449691C (zh) 2009-01-07
WO2005101470A1 (ja) 2005-10-27
EP1739728A1 (en) 2007-01-03
US20070232029A1 (en) 2007-10-04
CA2568789A1 (en) 2005-10-27
US7432176B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
KR101108998B1 (ko) 정밀하게 위치된 나노위스커, 나노위스커 어레이 및 그제조 방법
Lebens et al. Application of selective epitaxy to fabrication of nanometer scale wire and dot structures
US7691201B2 (en) Method of forming three-dimensional nanocrystal array
KR101209151B1 (ko) 양자점 제조방법 및 양자점을 포함하는 반도체 구조물
US8110322B2 (en) Method of mask forming and method of three-dimensional microfabrication
KR100301116B1 (ko) 양자점 구조를 갖는 화합물반도체 기판의 제조 방법
WO2006025793A1 (en) Nanostructures and method of making the same
US6696313B2 (en) Method for aligning quantum dots and semiconductor device fabricated by using the same
US20070099334A1 (en) Electron beam microprocessing method
KR101026507B1 (ko) 삼차원 미세 가공 방법 및 고밀도 삼차원 미세 구조
JP5267945B2 (ja) 三次元微細加工方法及び三次元微細構造
JPS61222216A (ja) 超格子半導体の作製方法
US20020081825A1 (en) Method for reproducibly forming a predetermined quantum dot structure and device produced using same
JP5152715B2 (ja) 三次元微細加工方法及び三次元微細構造
Notzel et al. Self-organized anisotropic strain engineering: A new concept for quantum dot ordering
JP5494992B2 (ja) 三次元微細加工基板
KR100331687B1 (ko) 자발형성 양자점과 전류차단층의 자기정렬 성장을 위한반도체 소자 제조방법
US6265329B1 (en) Quantum deposition distribution control
WO2022049621A1 (ja) 光学素子
JP2000100796A (ja) 微細構造の形成方法
JP2004281953A (ja) 微細構造の作製方法
JPH10289998A (ja) 稀薄キャリア装置および製造方法
Dwir et al. Quantum wire self-ordered growth seeded by electron-beam lithography
KR20060026797A (ko) 커플된 양자점 구조 및 그 형성방법
Mehta Positioning of self-assembled InAs quantum dots by focused ion beam implantation

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131204

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150313

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160322

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee