WO2005101470A1 - 三次元微細加工方法及び高密度三次元微細構造 - Google Patents

三次元微細加工方法及び高密度三次元微細構造 Download PDF

Info

Publication number
WO2005101470A1
WO2005101470A1 PCT/JP2004/005262 JP2004005262W WO2005101470A1 WO 2005101470 A1 WO2005101470 A1 WO 2005101470A1 JP 2004005262 W JP2004005262 W JP 2004005262W WO 2005101470 A1 WO2005101470 A1 WO 2005101470A1
Authority
WO
WIPO (PCT)
Prior art keywords
dimensional
group
substrate
electron beam
compound semiconductor
Prior art date
Application number
PCT/JP2004/005262
Other languages
English (en)
French (fr)
Inventor
Tadaaki Kaneko
Naokatsu Sano
Kiyoshi Sakaue
Original Assignee
Riber
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Riber filed Critical Riber
Priority to CNB2004800433163A priority Critical patent/CN100449691C/zh
Priority to CA002568789A priority patent/CA2568789A1/en
Priority to US11/578,034 priority patent/US7432176B2/en
Priority to PCT/JP2004/005262 priority patent/WO2005101470A1/ja
Priority to EP04727145A priority patent/EP1739728A4/en
Priority to KR1020067023782A priority patent/KR101026507B1/ko
Publication of WO2005101470A1 publication Critical patent/WO2005101470A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341—Structures having reduced dimensionality, e.g. quantum wires

Definitions

  • the present invention provides an Al x G a y I n! _ X _ y A s z in which an m-v group compound semiconductor crystal is epitaxially grown on a compound semiconductor substrate by a molecular beam epitaxy method.
  • the present invention relates to a three-dimensional microfabrication method for a PJ_z layer surface.
  • proXimity effect Another problem in electron beam lithography is the effect of secondary electron scattering from within the resist and substrate as well as the incident electrons (called the proXimity effect). Due to this effect, a region considerably larger than the beam diameter of the incident electron beam becomes a reaction region for the resist. This effect determines the resolution between adjacent drawing lines. Many efforts have been made to reduce the proXimity effect, one example of which is to reduce the effective beam diameter by using a multilayer resist to control the refractive index of an electron beam penetrating the substrate. However, at present, the proXimit effect (resist reaction area larger than the beam diameter) is a major limitation on miniaturization.
  • Patent Document 1 the diffusion length of surface atoms is long due to the use of the MOCVD method, so that the selective growth of m-V group compound semiconductors on a substrate having a high density arrangement can be sufficiently performed. Therefore, it is difficult to increase the density of the substrate. Also, it is not possible to make uniform the thickness of each crystal grown in the crystal growth direction on the order of nanometers.
  • an object of the present invention is to provide a three-dimensional circuit in which a circuit pattern in which the density of a substrate can be easily increased and the crystal film thickness in the crystal growth direction is uniform in the nano order is formed on the spot. It is to provide a microfabrication method and a high-density three-dimensional microstructure. Disclosure of the invention
  • the three-dimensional microfabrication method of the present invention includes a substrate made of an m-V compound semiconductor,
  • a natural oxide film formed on the substrate surface is selectively replaced with an m-group oxide or an m-group oxide is generated. Part substituted with the m-group oxide
  • in-V group compound semiconductor crystals can be selectively grown.
  • the high-density three-dimensional microstructure of the present invention uses the above-described three-dimensional microfabrication method to convert the mV group compound semiconductor crystal into a part other than the in-group oxide-substituted part or the m-group oxide-substituted part. It is preferable that the substrate be manufactured by selectively growing the region.
  • a chemically stable m-group oxide with high crystallinity is formed. Since it can be desorbed by heat, any circuit pattern on the surface can be easily processed. At this time, even if the circuit pattern has a high-density arrangement, the growth conditions of the MBE method are controlled to control the surface atom diffusion length, thereby facilitating the selective growth of the group III-V compound semiconductor crystal.
  • FIG. 1 is a diagram for explaining an embodiment of a three-dimensional microfabrication method according to the present invention.
  • FIG. 2 is a view showing an observation photograph by AFM of the substrate surface in Example 1 of the two-dimensional microfabrication method according to the present invention.
  • FIG. 3 shows the results of AFM on the substrate surface in Example 2 of the three-dimensional microfabrication method according to the present invention.
  • FIG. 4 is a view showing an observation photograph by AFM of the substrate surface in Example 3 of the three-dimensional microfabrication method according to the present invention.
  • reference numeral 1 denotes a GaAs layer
  • 2 denotes a natural oxide film on the surface of As 2 O 3 or the like which is naturally formed on the surface of the GaAs layer 1.
  • the electron beam irradiation is performed in a single line mode with an acceleration voltage of 10 to 50 kV and a linear dose range of 10 nC / cm to 1 ⁇ C / cm.
  • the surface of the layer 1 is patterned by an electron beam so as to have a predetermined circuit pattern, an arbitrary circuit pattern can be processed on the surface of the GaAs layer 1.
  • GaAs is selectively grown on the GaAs layer 1 on the side from which the surface oxide film 2 has been removed by the MBE method.
  • the GaAs crystal growth temperature is set to 500 to 650 ° C
  • the Ga atomic growth direction is adjusted to the plane orientation (100) of the GaAs layer 1
  • the Ga atomic and as 4 5 to 20 a F v / / F m is the flux ratio of the molecules
  • the growth rate is calculated by using the thickness of the GaAs grown layer as about the electron beam writing interval.
  • the GaAs crystal growth rate is adjusted by using a reflection high-speed electron beam diffractometer (hereinafter referred to as RHEED) for in-situ observation of the surface state of the sample thin film or substrate.
  • RHEED reflection high-speed electron beam diffractometer
  • the thickness of the GaAs crystal 5 can be controlled by adjusting the GaAs crystal growth time. By such control, it is possible to fabricate a substrate having a high density and a constant B thickness of each GaAs grown crystal 5 (see FIG. 1 (c)).
  • the effective line dose ultimately G a 2 0 3 3 electron beam is 50n C / cm will not be sublimated during growth, if the line dose amount is greater than G a It is thought that it will be covered by the As grown crystal 5.
  • the growth conditions of the MBE method are controlled to control the surface atom diffusion length, so that the selective growth of the GaAs crystal can be easily performed, and The crystal thickness in the crystal growth direction can be made uniform on a nano-order.
  • the temperature is 300 to 650 ° C. 20
  • the F v ZF m is box ratio, the m-V compound semiconductor crystal growth rate 0. l SMLZs ec (molecular layer Z s: Growth rate conversion for two-dimensional thin film), the m-V group compound
  • the ⁇ -V group compound semiconductor crystal can be selectively grown by setting the thickness of the semiconductor crystal growth layer to about the drawing interval of the electron beam. At this time, it is preferable that the width of the m-group oxide portion is controlled to be equal to or smaller than the diameter of the irradiated electron beam. It is still preferable to form a three-dimensional microstructure having a plurality of types of three-dimensional shapes by controlling only the electron beam irradiation interval.
  • the irradiation interval of the electron beam refers to a distance in which the electron beam is irradiated in a single line mode and is translated to a next irradiation line.
  • the above three-dimensional microfabrication method be performed collectively in a single ultrahigh vacuum environment.
  • the growth can be controlled.
  • the shape of the group III-V compound semiconductor crystal grown in the minute area on the substrate surrounded by the drawing lines is reduced to the minute size.
  • it depends on the area in the area, the crystal orientation of the substrate, and the crystal growth film thickness.
  • the group IV compound semiconductor is any of GaAs, InAs, and InP.
  • a high-density three-dimensional microstructure including InAs, InP, and the like in which the distance between adjacent three-dimensional microstructures is equal to or smaller than a submicron can be formed.
  • a 1 x Ga y I r ⁇ - is naturally formed in the x _ y As ⁇ ⁇ z ⁇ - V group containing of compound semiconductors such as layer compound semiconductor crystal surface Natural acid
  • a chemically stable Group III oxide with high crystallinity is formed, and the natural oxide film portion other than the Group III oxide Since it can be desorbed by heat, an arbitrary circuit pattern can be easily processed on the surface.
  • the selective growth of DI-V compound semiconductor crystals can be easily performed by controlling the growth conditions of the MBE method and controlling the surface atom diffusion length.
  • the resist sensitivity to the molecular beam epitaxy growth method using a solid raw material in the subsequent process is generally high as high resolution lithography. It has the same sensitivity as the organic resist PMMA used, and has high sensitivity and resolution even among inorganic resists.Therefore, this is a problem when using inorganic resists. Throughput can be greatly improved.
  • the region of the native oxide film that is modified by the electron beam method is determined by the incident electron beam (primary electron) and the scattered electron (secondary electron) in the thin film.
  • the selectivity of the growth is only for the high energy region of the primary electrons. And control of the structure below the electron beam diameter becomes possible.
  • the present invention having these effects makes it possible to realize useful elements utilizing various quantum device characteristics, for example, photonic crystals, quantum wires, quantum boxes, diffraction gratings, semiconductor laser structures, and micromachines.
  • the electron beam irradiation on the surface of the GaAs layer in each of the following examples A s layer A are naturally formed on the surface s 2 0 accelerating voltage 3 like toward the surface of the surface oxide film of the electron beam focused to 0. 1 mu m of the electron beam diameter in vacuo 30 k V, current amount 1 X 10- 8 a, was carried out under the conditions of the line dose 40 NCZ cm.
  • GaAs was used as the grown crystal in each example, and the GaAs crystal growth rate was measured and controlled using RHEED.
  • the crystal growth conditions of the MBE method on the surface of the GaAs layer after the irradiation with the electron beam in the [1-110] direction of the (100) GaAs layer 1 at the irradiation interval of 1.1 ⁇ were determined.
  • the GaAs crystal growth temperature is 5.80 ° C
  • the flux ratio between Ga atoms and As 4 molecules is F As / F Ga 10
  • the GaAs crystal growth rate is 0.2 ML / s.ec (molecular layer / sec. : Growth rate conversion for two-dimensional thin film)
  • GaAs crystal growth time was 20 min, and the substrate was fabricated.
  • the substrate thus manufactured was used as a sample of Example 1.
  • the crystal growth conditions of the E method are as follows: the GaAs crystal growth temperature is 580 ° C, the flux ratio between Ga atoms and As 4 molecules is F As / F Ga 10, and the GaAs crystal growth rate is 0.2 ML / sec ( Substrates were fabricated with a molecular layer of Z seconds: a growth rate conversion for a two-dimensional thin film) and a GaAs crystal growth time of 20 min. The substrate manufactured in this manner was used as a sample of Example 2. -(Example 3)
  • the GaAs crystal growth temperature was 580 ° C
  • the flux ratio between atoms and As 4 molecules was F As / F Ga 10
  • the GaAs crystal growth rate was A substrate was prepared with a temperature of 0.2 ML / sec (molecular layer Z second: a growth rate conversion for a two-dimensional thin film) and a GaAs crystal growth time of 20 min.
  • the substrate manufactured in this manner was used as a sample of Example 3.
  • FIGS. 2 to 4 show photographs of the surfaces of the samples of Examples 1 to 3 observed with an atomic force microscope (hereinafter, referred to as AFM).
  • AFM atomic force microscope
  • each of the patterns formed as described above functions as a negative mask for growth, and that a three-dimensional structure is directly formed selectively in the non-irradiated area of the electron beam.
  • One three-dimensional structural unit is composed of stable crystal facets and is flat at the atomic level. Also, more of the growth from these results the modified region to G a 2 0 3 by beam lithography of an electron beam is applied, it can be seen which is smaller as kills with negligible with respect to the electron beam diameter.
  • An arbitrary circuit pattern can be easily processed with good reproducibility by drawing an electron beam on the surface of the GaAs layer so as to have a predetermined circuit pattern during electron beam irradiation. This makes it possible to apply not only to semiconductor devices but also to wavelength discrimination devices, micromachining, microfabrication of photonic crystal and microcomponents, quantum wires and quantum boxes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

単体のＧａＡｓ及びＩｎＰ基板を含む、ＡｌｘＧａｙＩｎ１−ｘ−ｙＡｓｚＰ１−ｚ（０≦ｘ＜１、０≦ｙ、ｚ≦１）表面に形成した薄膜表面上に、任意の電子ビーム径、電流密度に制御した電子ビームを照射し、前記ＧａＡｓ表面に形成した自然酸化膜を選択的にＧａ２Ｏ３に置換又は生成させた後、前記基板を所定温度にして前記Ｇａ２Ｏ３に置換した部分以外の前記自然酸化膜を脱離させ、分子線エピタキシャル成長法により前記自然酸化膜を脱離した側の前記基板上においてⅢ−Ⅴ族化合物半導体結晶を選択成長させ、基板の高密度化を行うことにより、ナノオーダーで結晶成長方向の結晶膜厚が一定に揃えられた回路パターンをその場で形成する。

Description

明 細 書
三次元微細加工方法及び高密 S三次元微細構造 技術分野
本発明は、 化合物半導体基板上に、 分子線ェピタキシャル成長法により m—v 族化合物半導体結晶をェピタキシャル成長させた、 A l x G a y I n ! _ x _y A s z
P J _ z層表面の三次元微細加工方法に関するものである。 背景技術
光リソグラフィーを中心とする現在の半導体微細加工は技術的限界に達してお り、 半導体関連産業が今後も主たる経済産業分野の牽引役として持続するには、 新しいパラダイムに基づいた方法論の展開が急務である。 それがナノテクノロジ 一であり、 光リソグラフィー技術が抱える装置限界 （複雑化 ·巨大化 ·高コスト 化） の呪縛から解き放つものと期待されている。 ターゲットとなるべき技術課題 とは、 少量多品種型生産を可能 （設計変更容易 ·低コスト） にする三次元ナノ微 細化技術の開発である。 とくに "光 '電子デバイス" 展開の観点からは、 求めら れるプロセス機能として無損傷 ·無汚染が前提となり、 さらに "一括デバイス化" と "その場制御化" が必要になる。
リソグラフィ一に必要な条件は二つである。 スループット （レジストの高感度 化） と解像度 （レジストの分解能） であり、 それらのバランスが重要となる。 電 子ビームは光に比べて波長が短いことから光リソグラフィ一がもつ解像度限界を 超えるものとして開発が進められている。 電子ビームリソグラフィーでは、 一般 にスループットの観点から光リソグラフィ一と同様に有機レジストが従来用いら れており、 解像度に優れる無機レジストは感度が低いため、 一般には用いられて こなかった。 有機レジストの中で感度は比較的低いが解像度に優れるものとして P MMAが一般に用いられている。 無機レジストの感度を P MMAと同等もしく はそれを凌駕すること、 それが無機レジスト開発に向けた一つのターゲットであ る。
電子ビームリソグラフィ一におけるもう一つの問題は、 入射電子だけではなく レジストおよび基板内からの二次電子散乱の影響である （p r o X i m i t y効 果と呼ばれる）。 この影響により入射電子ビームのもつビ一ム径よりかなり大きな 領域がレジストに対する反応領域となってしまう。 この効果は、 隣接する描画ラ イン間での解像度を決定する。 p r o X i m i t y効果を低減させるため多くの 努力がなされており、 その一例が多層レジストによる基板内浸入電子線の屈折率 制御を用いた実効ビーム径の低減化である。 し力 し、 現状では、 その p r o X i m i t y効果 （ビーム径より大きなレジスト反応領域） が微細化に対する大きな 制限となっている。
一般に用いられるレジスト感度とは、 一般に 2種類があり、 ひとつは電子ビー ムのエネルギー照射量に依存してある臨界値で急峻な反応が起きるデジタル型レ ジスト、 もうひとつはあるエネルギー照射量幅に対して連続的に反応が進行する アナログ型レジストである。 サブミクロン領域での微細化には空間分解を得やす いデジタル型が有利とされてきた。 それにより形成された "硬い" 反応領域がマ スクとして用いられ、 後工程のエッチングや成長 （再成長と呼ばれる） に対して ' 選択的な機能をもたらしてきた。 一方、 アナログ型レジストは空間分解能に限界 はあるものの、 後工程のプロセスに対して "柔ら力 /、" マスクとして機能するた め、 高低差を制御した構造の作製に用いられてきた。 任意の三次元微細構造を作 製するためには、 空間分解能に優れかつ高低差制御に優れたアナログ型のレジス ト開発そして後工程のプロセス開発が必要であった。
従来、 マスクパターン形成後の選択的成長プロセスとして、 表面拡散長が長い ガス種を用いた成長法 （C V D、 G S MB E、 C B E等） が用いられてきた。 そ れは、 成長前に形成されたマスクパターンが一般には光リソグラフィ一により作 製されたため、 マスク幅 （すなわち選択的に成長が抑制されるべき領域幅） が極 めて大きく、 非マスク領域への選択成長を引き起こすためにはマスク上に照射さ れた成長原料原子が拡散により排除されなくてはならないからであった。 この手 法を用いた選択成長は G a Nを含むあらゆる化合物半導体および S iプロセスに 応用され、 三次元構造制御手法の一手法として確立されている。 しかし、 サブミ クロン領域を含むさらに小さな三次元構造制御に対しては、' ガス種のもつ大きな 表面拡散長により、 極めて微細なマスク領域が埋もれてしまうという問題点があ る。 小さなマスク領域にはそれに対応した表面拡散長の短い （マスク幅よりは大 きいが） プロセスとの組み合わせが必要である。
なお、 例えば、 CVD法を用いているものとして、 特開平 8— 1 7 2 0 5 3号 公報に開示されるものがある。 この特開平 8— 1 7 2 0 5 3号公報のものは、 C VD法の中でも有機金属化学気相蒸着法（以下、 MOCVD法とする） を用いて、 m— V族化合物半導体を選択成長させるものである。 .
しかし、 特許文献 1のものは、 MO CVD法を用いていることから、 表面原子 の拡散長が長いので、 高密度配列の基板上での m— V族化合物半導体の選択成長 が十分にはできず、 基板を高密度化することが困難である。 また、 ナノオーダー で結晶成長方向の各成長結晶膜厚を一定に揃えることはできない。
そこで、 本発明の目的は、 基板の高密度化を容易に行うことができ、 かつ、 ナ ノオーダーで結晶成長方向の結晶膜厚が一定に揃えられた回路パターンをその場 で形成する三次元微細加工方法及び高密度三次元微細構造を提供することである。 発明の開示
本発明の三次元微細加工方法は、 m— V族化合物半導体からなる基板を含む、
A 1 xG a y I n i_x_yA s ζ Ρ λ-ζ (0≤ χ < 1 , 0≤ y, ζ ≤ 1 ) 表面に形成し た薄膜基板表面上に、 任意の電子ビーム径で電流密度を制御した電子ビームを照 射し、 前記基板表面に形成した自然酸化膜を選択的に m族酸化物に置換又は m族 酸化物を生成させた後、 前記基板を所定温度にして前記 m族酸化物に置換した部 分以外の前記自然酸化膜を脱離させ、 固体成長原料を用レ、た分子線ェピタキシャ ル成長法により前記自然酸化膜を脱離した側の前記基板上の前記 m族酸化物置換 部分又は前記 m族酸化物置換部分以外の領域において、 in— V族化合物半導体結 晶を選択成長きせるものである。
'また、 本発明の高密度三次元微細構造は、 上述した三次元微細加工方法を用い て、 前記 m— V族化合物半導体結晶を前記 in族酸化物置換部分又は前記 m族酸化 物置換部分以外の領域に選択成長させることによって作製されるものであること が好ましい。
本発明によれば、 A 1 x G a y I n i _ x _y A s z P — z層等の化合物半導体を含む H- V族化合物半導体結晶表面に自然に形成されている自然酸化膜を除去するこ となく、 その自然酸化膜に電子ビームを注入することによって、 結晶化度の高い 化学的に安定な m族酸化物を形成し、' この m族酸化物以外の自然酸化膜部分を熱 で脱離させることができるため、 表面に任意の回路パターンを容易に加工するこ とができる。 このとき、 この回路パターンが高密度配列であっても、 M B E法の 成長条件を制御して表面原子拡散長を制御することにより、 Π— V族化合物半導 体結晶の選択成長を容易に行うことができ、 かつ、 ナノオーダーで結晶成長方向 の結晶膜厚が一定に揃えられる回路パターンをその場で形成することが可能であ る。 しかも、 ナノオーダーでありながら、 コストの安い高密度回路の作製が可能 となる。 図面の簡単な説明
図 1は、 本発明に係る三次元微細加工方法の実施形態例を説明するための図で め 0。
図 2は、 本発明に係る Ξ次元微細加工方法の実施例 1の基板表面の A F Mによ る観察写真を示す図である。
図 3は、 本発明に係る三次元微細加工方法の実施例 2の基板表面の A FMによ る観察写真を示す図である。
図 4は、 本発明に係る三次元微細加工方法の実施例 3の基板表面の A FMによ る観察写真を示す図である。 発明を実施するための最良の形態
以下、 図面を参照しつつ本発明に係る三次元微細加工方法及び高密度三次元微 細構造の実施の形態の一例を説明する。 図 1において、 1は G a As層であり、 2は G a A s層 1表面に自然に形成されている A s 2 O 3等の表面の自然酸化膜を 示している。
本実施形態例に係る三次元微細加工方法は、 まず、 Ga As層 1表面に自然に 形成されている A s 203等の自然酸化膜 2を除去することなく、 この自然酸化膜 2の表面に向って電子ビームを真空中で照射する。 電子ビームの照射により、 自 然酸化膜 2の A s 203や、 As 2〇等の酸化物は、 化学的に安定した酸化物 G a 2 033に置換される （図 1 (a) 参照）。 なお、 加速電圧を 10〜50 k V、 線ド ーズ量範囲を 10 nC/cm〜l μ C/cmとして、 電子ビームの照射を単一ラ インモードで行うことが好ましい。 次に、 表面酸化膜 2の一部を G a 2〇33に置 換した GaAs層 1を 580〜620 °Cに昇温する事により G a 2 O 33以外の表 面酸化膜 2が熱脱離し、 G a 2 O 33に置換された部分以外及び G a A s層 1の表 面酸化膜 2側の一部が除去される （図 1 (b) 参照）。 この時、 。&八3層1の表 面を所定の回路パターンとなるように、 電子ビームによってパターニングすると、 GaAs層 1表面に任意の回路パターンを加工することが可能となる。
次に、 MB E法により表面酸化膜 2を脱離した側の G a A s層 1上において G a Asを選択成長させる。 この MB E法は、 結晶成長条件が、 G a A sの成長方 向を G a A s層 1の面方位 (100) に合わせて、 GaAs結晶成長温度を 50 0〜650°C、Ga原子と As4分子とのフラックス比である Fv//Fmを 5〜20、 GaA s結晶成長速度を 0. l〜2MLZs e c (分子層/秒：二次元薄膜に対 する成長速度換算）、 G a A s成長層膜厚を電子ビームの描画間隔程度として行う ものである。
ここで、 GaAs結晶成長速度は、 試料薄膜や基板の表面状態をその場観察す るための反射高速電子線回折装置 （以下、 RHEEDとする） を用いて調整する ものである。 このとき、 GaAs結晶成長速度を決定すれば、 GaAs結晶成長 時間の調整により、 GaAs成長結晶 5の膜厚を制御することが可能である。 こ のような制御により、 高密度であり、 かつ、 各 G a A s成長結晶 5の B莫厚が一定 である基板の作製が可能となる （図 1 (c) 参照)。 なお、 図示しないが、 最終的 に G a 2033は電子ビームの実効線ドーズ量が 50n C/ c mの場合は成長中に 昇華されなくなるが、 線ドーズ量がそれより多い場合は G a A s成長結晶 5に覆 われることになると考えられる。
このように、 本発明に係る三次元微細加工方法によると、 GaAs層表面に自 然に形成されている A s 203等の自然酸化膜を除去することなく、 この自然酸化 膜に電子ビームを照射することで、 表面に化学的に安定な G a 203を形成するこ とが可能となる。 そして、 回路パターンが高密度配列であっても、 MB E法の成 長条件を制御して表面原子拡散長を制御することにより、 GaAs結晶の選択成 長を容易に行うことができ、 かつ、 ナノオーダーで結晶成長方向の結晶膜厚を一 定に揃えることができる。 しかも、 ナノオーダーでありながら、 コストの安い高 密度回路の作製が可能となる。
なお、 本実施形態例では、 GaAs層について説明したが、 A 1 x G a y I n — x_yA s ΖΡ!_Ζ (0≤x< 1, 0≤y、 z≤l) 層であれば、 本実施形態例で説 明した G a A s層と同様の効果を奏し、 G a A s層に限定されるものではない。 また、 以下の条件等を用いることで、 様々な m—v族化合物半導体結晶成長も 可能である。 前記電子ビームの照射方向を前記基板の結晶方位 [100]、 [1 1 0]、 [1 11]、 [—1— 1— 1] に合わせて、 前記 m— V族化合物半導体铕晶の 成長温度を 300〜650°C、 前記固体成長原料の V族分子と m族原子とのフラ ックス比である FvZFmを 1〜20、 前記 m— V族化合物半導体結晶成長速度を 0. l SMLZs e c (分子層 Z秒：二次元薄膜に対する成長速度換算)、 前記 m— V族化合物半導体結晶成長層膜厚を電子ビームの描画間隔程度として、 前記 π— V族化合物半導体結晶を選択成長させることもできる。 この際、 前記 m族酸 化物部分の幅を、 照射した電子ビーム径以下に制御するものであることが好まし い。 まだ、 前記電子ビームの照射間隔だけを制御することにより、 複数の種類の 立体形状を有する三次元微細構造を形成するものであることが好ましい。 ここで、 電子ビームの照射間隔とは、 電子ビームを単一ラインモードで照射し、 次に照射 するラインまで平行移動させた距離をいう。 また、 上記の三次元微細加工方法を 単一の超高真空環境内で一括して行うものであることが好ましい。 また、 電子線 回折法を用いて、 前記分子線ェピタキシャル成長法による m— V族化合物半導体 結晶成長途中の前記基板表面をその場で観察することにより、 前記 m— V族化合 物半導体結晶の成長を制御することが可能なものであることが好ましい。 また、 電子ビームの描画ラインを前記基板上で複数交差させることにより、 前記描画ラ インで囲まれた前記基板上の微小区域内に、 成長した前記 ΙΠ— V族化合物半導体 結晶の形状が前記微小区域内の面積と前記基板の結晶方位と結晶成長膜厚とに依 存するものであることが好ましい。 また、 前記 ΙΠ— V族化合物半導体が、 GaA s、 I nAs、 I n Pのいずれかであることが好ましい。
上記構成により、 隣り合う三次元微細構造同士の間隔がサブミク口ン以下の I n A s、 I n P等からなる高密度三次元微細構造も形成できる。
また、 本実施形態例では、 いわゆるネガ型の三次元微細加工方法及びネガ型の 高密度三次元微細構造について示したが、 結晶成長条件を変えることにより、 い わゆるポジ型の三次元微細加工方法及ぴポジ型の高密度三次元微細構造について も同様に実施可能である。
以上に説明した実施形態によれば、 A 1 xGay I r^— x_yAs Ρ^ z層等の化 合物半導体を含む Π— V族化合物半導体結晶表面に自然に形成されている自然酸 化膜を除去することなく、 その自然酸化膜に電子ビームを注入することによって、 結晶化度の高い化学的に安定な ΠΙ族酸化物を形成し、 この ΠΙ族酸化物以外の自然 酸化膜部分を熱で脱離させることができるため、 表面に任意の回路パターンを容 易に加工することができる。 このとき、 この回路パターンが高密度配列であって も、 MB E法の成長条件を制御して表面原子拡散長を制御することにより、 DI— V族化合物半導体結晶の選択成長を容易に行うことができ、 かつ、 ナノオーダー で結晶成長方向の結晶膜厚が一定に揃えられる回路パタ一ンをその場で形成する ことが可能である。 しかも、 ナノオーダーでありながら、 コストの安い高密度回 路の作製が可能となる。
また、 本電子ビーム描画法により改質される自然酸化膜を一種の無機レジスト と考えると、 後工程の固体原料を用いた分子線ェピタキシャル成長法に対するレ ジスト感度は、 高解像度リソグラフィ一として一般に用いられている有機レジス ト P MMAと同等の感度を有しており、 無機レジストの中ではもつとも感度が高 く解像度も有していることから、 無機レジストを用いた場合の問題点とされてい るスループットも大きく改善できる。
また、 一般に電子ビーム法で改質される自然酸化膜領域は、 入射電子線 （一次 電子） と薄膜内での散乱電子 （二次電子） により決定されるが、 後工程に用いる 固体原料を用いた分子線ェピタキシャル成長法の電子ビーム法で改質される自然 酸化膜領域以外の領域における成長 （ネガ型成長） に対しては、 一次電子がもつ 高エネルギー領域のみに対して成長の選択性が顕れ、 したがって電子ビーム径以 下の構造制御が可能となる。
したがって、 これらの効果を有する本発明により、 多様な量子デバイス特性を 生かした有用な素子、 例えば、 フォトニクス結晶、 量子細線、 量子箱、 回折格子、 半導体レーザー構造、 マイクロマシンの実現も可能となる。
以下、 実施例によって本発明を更に具体的に説明する。
なお、 以下の各実施例における G a A s層表面への電子ビームの照射は、 G a A s層表面に自然に形成されている A s 203等の表面酸化膜の表面に向って電子 ビーム径を 0. 1 μ mに絞った電子ビームを真空中で加速電圧 30 k V、 電流量 1 X 10— 8A、 線ドーズ量 40 nCZ cmの条件で行った。 また、 各実施例の成 長結晶として G a A sを使用し、 G a A s結晶成長速度は RHE E Dを用いて測 定し、 制御した。
(実施例 1 )
本実施例においては、 上記電子ビームを面方位 (100) GaAs層 1の [一 110] 方向に照射間隔 1. 1 μπι で照射後の G a A s層表面における MB E法 の結晶成長条件を、 GaAs結晶成長温度を 5.80°C、 G a原子と As 4分子との フラックス比である FAs/FGaを 10、 Ga A s結晶成長速度を 0. 2ML/s. e c (分子層/秒：二次元薄膜に対する成長速度換算）、 GaAs結晶成長時間を 20 m i nとして、 基板作製を行つた。 このようにして作製された基板を実施例 1の試料とした。
(実施例 2)
本実施例においては、 上記電子ビームを面方位 (100) GaAs層 1の [一 1 10] 方向と [1 10] 方向に照射間隔 6 m で照射後の G a A s層表面にお ける MB E法の結晶成長条件が、 GaAs結晶成長温度を 580 °C、 G a原子と A s 4分子とのフラックス比である FAs/FGaを 10、 GaAs結晶成長速度を 0. 2ML/s e c (分子層 Z秒：二次元薄膜に対する成長速度換算）、 GaAs 結晶成長時間を 20 m i nとして、 基板作製を行つた。 このようにして作製され た基板を実施例 2の試料とした。 - (実施例 3 )
本実施例においては、 上記電子ビームを面方位 (100) GaA s層 1の [一 1 10] 方向と [110] 方向に照射間隔 1. 6 μηι で照射後の G a A s層表面 における M B E法の結晶成長条件が、 G a A s結晶成長温度を 580°C、 原 子と As 4分子とのフラックス比である FAs/FGaを 10、 Ga A s結晶成長速 度を 0 . 2 M L/ s e c (分子層 Z秒：二次元薄膜に対する成長速度換算)、 G a A s結晶成長時間を 2 0 m i nとして、 基板作製を行つた。 このようにして作製 された基板を実施例 3の試料とした。
図 2〜図 4に実施例 1〜3の各試料表面の原子間力顕微鏡 （以下、 A F Mとす る） による観察写真を示す。
基板表面への電子ビーム照射時の幾何学的配置 （描画ライン間隔、 および平行 ラインまたは交差ライン） に依存して、 描画 MB E法の成長条件を変化させるこ とで、 G a A s層表面に形成されている各パターンが成長に対してネガ型マスク として機能し、 電子ビームの非照射領域に選択的に三次元構造が直接作製されて いるのが分かる。 一つの三次元構造単位は安定な結晶面ファセットから構成され、 原子レベルで平坦である。 また、 これらの結果から電子線のビーム描画による G a 20 3への改質領域に成長が施されることのより、 電子ビーム径に対して無視で きるほど小さくなっていることが分かる。 電子ビームの描画間隔を大きくすると 電子ビームの非照射領域の中央が窪んだ形状の三次元構造が形成されるが、 これ は成長時の表面拡散原子の拡散長がライン間隔に対して小さくなるためで、 これ により、 多様な複雑形状を持つ三次元構造の作製が可能であることを示している。 このことから、 MB E法の成長条件を変化させることで、 形状の異なる回路パタ ーンを形成することが可能であるといえる。
以上のように、 G a A s層表面に形成されている自然酸化膜に電子ビームを注 入することによって、 化学的に安定な G a 2〇3を形成することができ、 さらに、 MB E法の成長条件を変化させることで、 G a A s層表面に形成される形状パタ ーンをナノオーダ一単位で制御して加工することが同一の装置で一連の工程によ つて可能となる。 したがって、 製造コストを大幅に低減することが可能となる。 なお、 本発明は、 特許請求の範囲を逸脱しない範囲で設計変更できるものであ り、 上記実施形態や実施例に限定されるものではない。 産業上の利用可能性
電子ビーム照射時に所定の回路パターンとなるように G a A s層表面に電子ビ 一ムで描画することによって、 容易に任意の回路パタ一ンを再現性良く加工する ことができる。 これによつて、 半導体デバイスはもちろんであるが、 波長弁別デ バイス、 マイクロマシユング、 フォトニッククリスタノレやマイクロコンポーネン ト等の微細加工、 量子細線 ·量子箱等へ応用が可能となる。

Claims

請 求 の 範 囲
1. m— V族化合物半導体からなる基板を含む、 A 1 xGa y I n s z
Ρ2-ζ (0≤x< 1, 0≤y, z≤l) 表面に形成した薄膜基板表面上に、 任意の 電子ビーム径で電流密度を制御した電子ビームを照射し、 前記基板表面に形成し た自然酸化膜を選択的に m族酸化物に置換又は m族酸化物を生成させた後、 前記 基板を所定温度にして前記 m族酸化物に置換した部分以外の前記自然酸化膜を脱 離させ、 固体成長原料を用レ、た分子線ェピタキシャル成長法により前記自然酸化 膜を脱離した側の前記基板上の前記 m族酸化物置換部分又は前記 in族酸化物置換 部分以外の領域において、 m— V族化合物半導体結晶を選択成長させる三次元微 細加工方法。
2. 前記電子ビームの加速電圧を 10〜 50 k V、 線ドーズ量範囲を 10 n C ノ cm〜l C/ cmとして、 前記電子ビームの照射を単一ラインモードで行う 請求の範囲第 1項記載の三次元微細加工方法。
3. 前記電子ビームの照射方向を前記基板の結晶方位 [100]、 [1 10], [1 ii]、 [-1-1-1] に合わせて、 前記 m— V族化合物半導体結晶の成長温度 を 300〜650°C、 前記固体成長原料の V族分子と m族原子とのフラックス比 である FvZFmを 1〜20、 前記 ΠΙ^ V族化合物半導体結晶成長速度を 0. 1〜 2ML/s e c、 前記 ΠΙ— V族化合物半導体結晶成長層膜厚を電子ビームの描画 間隔程度として、 前記 m—v族化合物半導体結晶を選択成長させる請求の範囲第 2項記載の三次元微細加工方法。
4. 前記 m族酸化物部分の幅を、 照射した電子ビ-ム径以下に制御する請求の範 囲第 2項記載の三次元微細加工方法。
5. 前記電子ビームの照射間隔だけを制御することにより、 複数の種類の立体 形状を有する三次元微細構造を形成する請求の範囲第 2項記載の三次元微細加工 方法。
6. 請求の範囲第 1項記載の三次元微細加工方法を単一の超高真空環境内で一 括して行う三次元微細加工方法。
7 . 電子線回折法を用いて、 前記分子線ェピタキシャル成長法による IE— V族 化合物半導体結晶成長途中の前記基板表面をその場で観察することにより、 前記 m— V族化合物半導体結晶の成長を制御することが可能な請求の範囲第 1項記載 の三次元微細加工方法。
8 . 電子ビームの描画ラインを前記基板上で複数交差させることにより、 前記 描画ラインで囲まれた前記基板上の微小区域内に、 成長した前記 m— V族化合物 半導体結晶の形状が前記微小区域内の面積と前記基板の結晶方位と結晶成長膜厚 とに依存する請求の範囲第 1項記載の三次元微細加工方法。
9 . 請求の範囲第 1項記載の三次元微細加工方法を用いて、 前記 m— V族化合 物半導体結晶を前記 in族酸化物置換部分又は前記 m族酸化物置換部分以外の領域 に選択成長させることによって作製される高密度三次元微細構造。
1 0 . 請求の範囲第 2項記載の三次元微細加工方法を用いて、 前記 m— V族化 合物半導体結晶を前記 m族酸化物置換部分又は前記 nr族酸化物置換部分以外の領 域に選択成長させることによって作製される高密度三次元微細構造。
1 1 . 請求の範囲第 3項記載の三次元微細加工方法を用いて、 前記 m— V族化 合物半導体結晶を前記 m族酸化物置換部分又は前記 m族酸化物置換部分以外の領 域に選択成長させることによって作製される高密度三次元微細構造。
1 2 . 請求の範囲第 1項記載の Ξ次元微細加工方法を用いて作製される、 隣り 合う三次元微細構造同士の間隔がサブミクロン以下の高密度三次元微細構造。
1 3 . 請求の範囲第 2項記載の三次元微細加工方法を用いて作製される、 隣り 合う三次元微細構造同士の間隔がサブミク口ン以下の高密度三次元微細構造。
1 4 . 請求の範囲第 3項記載の三次元微細加工方法を用いて作製される、 隣り 合う三次元微細構造同士の間隔がサブミクロン以下の高密度三次元微細構造。
PCT/JP2004/005262 2004-04-13 2004-04-13 三次元微細加工方法及び高密度三次元微細構造 WO2005101470A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CNB2004800433163A CN100449691C (zh) 2004-04-13 2004-04-13 三维微制造方法及高密度三维精细结构
CA002568789A CA2568789A1 (en) 2004-04-13 2004-04-13 Method of three-dimensional microfabrication and high-density three-dimensional fine structure
US11/578,034 US7432176B2 (en) 2004-04-13 2004-04-13 Method of three-dimensional microfabrication and high-density three-dimentional fine structure
PCT/JP2004/005262 WO2005101470A1 (ja) 2004-04-13 2004-04-13 三次元微細加工方法及び高密度三次元微細構造
EP04727145A EP1739728A4 (en) 2004-04-13 2004-04-13 METHOD FOR THREE-DIMENSIONAL MICRO-PRODUCTION AND HIGH-DENSITY THREE-DIMENSIONAL FINE STRUCTURE
KR1020067023782A KR101026507B1 (ko) 2004-04-13 2004-04-13 삼차원 미세 가공 방법 및 고밀도 삼차원 미세 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/005262 WO2005101470A1 (ja) 2004-04-13 2004-04-13 三次元微細加工方法及び高密度三次元微細構造

Publications (1)

Publication Number Publication Date
WO2005101470A1 true WO2005101470A1 (ja) 2005-10-27

Family

ID=35150243

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/005262 WO2005101470A1 (ja) 2004-04-13 2004-04-13 三次元微細加工方法及び高密度三次元微細構造

Country Status (6)

Country Link
US (1) US7432176B2 (ja)
EP (1) EP1739728A4 (ja)
KR (1) KR101026507B1 (ja)
CN (1) CN100449691C (ja)
CA (1) CA2568789A1 (ja)
WO (1) WO2005101470A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102107847B (zh) * 2009-12-23 2013-01-16 中国科学院物理研究所 一种制备三维微纳器件的方法
CN102092675B (zh) * 2011-01-14 2013-11-27 中国科学院物理研究所 一种自掩模单结多端三维纳米结构的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03192719A (ja) * 1989-12-22 1991-08-22 Hikari Gijutsu Kenkyu Kaihatsu Kk 化合物半導体結晶成長法
JPH08172053A (ja) 1994-12-19 1996-07-02 Sony Corp 結晶成長法
JPH08264446A (ja) * 1995-03-22 1996-10-11 Dainippon Printing Co Ltd ガリウム砒素基板における選択的結晶成長方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265329B1 (en) * 1998-03-09 2001-07-24 Motorola, Inc. Quantum deposition distribution control
US20030011515A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Apparatus for effecting transfer of electromagnetic energy
US7348222B2 (en) * 2003-06-30 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor and method for manufacturing a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03192719A (ja) * 1989-12-22 1991-08-22 Hikari Gijutsu Kenkyu Kaihatsu Kk 化合物半導体結晶成長法
JPH08172053A (ja) 1994-12-19 1996-07-02 Sony Corp 結晶成長法
JPH08264446A (ja) * 1995-03-22 1996-10-11 Dainippon Printing Co Ltd ガリウム砒素基板における選択的結晶成長方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LOPEZ ET AL., SOLID-STATE ELECTRONICS, vol. 40, no. 1-8, 1996, pages 627 - 631
See also references of EP1739728A4

Also Published As

Publication number Publication date
US7432176B2 (en) 2008-10-07
KR101026507B1 (ko) 2011-04-01
CA2568789A1 (en) 2005-10-27
CN100449691C (zh) 2009-01-07
EP1739728A1 (en) 2007-01-03
CN1969374A (zh) 2007-05-23
EP1739728A4 (en) 2011-06-22
KR20070061482A (ko) 2007-06-13
US20070232029A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
KR101209151B1 (ko) 양자점 제조방법 및 양자점을 포함하는 반도체 구조물
WO2010003600A1 (en) Process and system for fabrication of patterns on a surface
JP4755643B2 (ja) マスク形成方法、及び三次元微細加工方法
US20070099334A1 (en) Electron beam microprocessing method
EP0969126A2 (en) Method of fabrication of Si nanostructures
JP5267945B2 (ja) 三次元微細加工方法及び三次元微細構造
WO2005101470A1 (ja) 三次元微細加工方法及び高密度三次元微細構造
Ovenden et al. Nanoscale wafer patterning using SPM induced local anodic oxidation in InP substrates
JPH0778807A (ja) マスク及びその形成方法及びこれを用いたエッチング方法
JP5152715B2 (ja) 三次元微細加工方法及び三次元微細構造
JP4803513B2 (ja) イオンビーム微細加工方法
JP5494992B2 (ja) 三次元微細加工基板
JP4052430B2 (ja) 無機多層レジストのイオンビーム微細加工方法及びこの方法による半導体デバイス、量子デバイス、マイクロマシーンコンポーネント及び微細構造体
US6265329B1 (en) Quantum deposition distribution control
US6211530B1 (en) Sparse-carrier devices and method of fabrication
JP2000100796A (ja) 微細構造の形成方法
JP2004281953A (ja) 微細構造の作製方法
JPH10289998A (ja) 稀薄キャリア装置および製造方法
JPWO2003054973A1 (ja) 無機多層レジストのイオンビーム微細加工方法及びこの方法による半導体デバイス、量子デバイス、マイクロマシーンコンポーネント及び微細構造体
Tonucci et al. Nanoscale patterning using nanochannel glass replica films
Subramania Tutorial: Micro and Nanofabrication of Photonic Structures.
Yeoh Epitaxy of self-assembled nanostructures by metalorganic chemical vapor deposition
Guo Growth of highly ordered indium arsenide/gallium arsenide and indium gallium arsenide/gallium arsenide quantum dots on nano-patterned substrates by MBE
Ishikawa et al. In situ electron-beam processing for III-V semiconductor nanostructure fabrication
JPH11204439A (ja) 超微細周期構造の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480043316.3

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2568789

Country of ref document: CA

Ref document number: 5975/DELNP/2006

Country of ref document: IN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

REEP Request for entry into the european phase

Ref document number: 2004727145

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2004727145

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020067023782

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11578034

Country of ref document: US

Ref document number: 2007232029

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2004727145

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11578034

Country of ref document: US