JPS62171229A - デジタル演算型シンクロ・デジタル変換器 - Google Patents
デジタル演算型シンクロ・デジタル変換器Info
- Publication number
- JPS62171229A JPS62171229A JP1241886A JP1241886A JPS62171229A JP S62171229 A JPS62171229 A JP S62171229A JP 1241886 A JP1241886 A JP 1241886A JP 1241886 A JP1241886 A JP 1241886A JP S62171229 A JPS62171229 A JP S62171229A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- synchro
- output
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 230000007812 deficiency Effects 0.000 abstract 1
- 238000004804 winding Methods 0.000 abstract 1
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 241000239290 Araneae Species 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はシンクロ信号による角度伝達系において、計
算機制御等を行うために必要な、シンクロ・デジタル変
換器に関するものである。
算機制御等を行うために必要な、シンクロ・デジタル変
換器に関するものである。
第2図は従来の構成を示すものである。図において、(
1す、 (1b) 、 (1c) は三相シンクロ信
号。
1す、 (1b) 、 (1c) は三相シンクロ信
号。
(2す、 (21)) は二相リファレンス信号、(
3)はシンクロ・レゾルバ変換用スコツト・トランス、
141H正弦発生器(図中5iIIと記す)、(51
は余弦発生器(図中(2)と記す) 、 (6a)
、 (6b) はアナログ乗算器、(7)はアナログ
減算器、(8)は増幅器(図中AMPと記す)、+91
はリファレンス信号から基準信号をつくるトランス、α
qは信号の正負を決める位相検波器、aυは電圧−周波
数変換器(図中VaOと記す)。
3)はシンクロ・レゾルバ変換用スコツト・トランス、
141H正弦発生器(図中5iIIと記す)、(51
は余弦発生器(図中(2)と記す) 、 (6a)
、 (6b) はアナログ乗算器、(7)はアナログ
減算器、(8)は増幅器(図中AMPと記す)、+91
はリファレンス信号から基準信号をつくるトランス、α
qは信号の正負を決める位相検波器、aυは電圧−周波
数変換器(図中VaOと記す)。
α2は出力可変用アップ/ダウン・カウンター(図中カ
ウンータと記す)である。
ウンータと記す)である。
次に動作を説明する。シンクロ信号(1a) 、 (1
b)(1リ の線間電圧をsl 、 s2 、 s3
とし、ビーク電圧をEl、入力角度をθ、リファレン
ス信号C211)。
b)(1リ の線間電圧をsl 、 s2 、 s3
とし、ビーク電圧をEl、入力角度をθ、リファレン
ス信号C211)。
(2b)の角速度を01時間2tとすると。
81 = 11 stnωf’ sinθ52=E1
sfnω tsi+l (θ−120°)El5 =
El srωt <in (θ−240°)となる。
sfnω tsi+l (θ−120°)El5 =
El srωt <in (θ−240°)となる。
シフクロ信号(1a) 、 (1b) 、 (1c)
をスコツト・トランス(3)によってレゾルバ信号8
4 、85に変換する。84 * s5 は 84 = 11 dn Gjt: sinθ85 =
11 sinωt0θ となる。又、現在のシンクロ・デジタル変換器出力をφ
とすると、正弦発生器(4)の出力S6 と余弦発生
器(5)の出力S7 は s6=廁φ s7”coiφ となる。S4と87を乗算器(6a)で乗算した信号を
89 、85 と86 を乗算器(6b)で乗算し
た信号を89 とすると。
をスコツト・トランス(3)によってレゾルバ信号8
4 、85に変換する。84 * s5 は 84 = 11 dn Gjt: sinθ85 =
11 sinωt0θ となる。又、現在のシンクロ・デジタル変換器出力をφ
とすると、正弦発生器(4)の出力S6 と余弦発生
器(5)の出力S7 は s6=廁φ s7”coiφ となる。S4と87を乗算器(6a)で乗算した信号を
89 、85 と86 を乗算器(6b)で乗算し
た信号を89 とすると。
8B = El sI++ωを宙θ房φs9 = IC
1sinωteasθsinφとなる。S8 から8
9 を減算器(7)によって減算して得られる入出力
角度誤差信号S1oは810”El内ωを内θ!φ−E
1 dnωを房θ地φミ1蜘ωts伯(θ−φ) となる。810は増幅器(8)によって振幅調整されS
Nとなる。リファレンス信号(2す、 (21))
からトランス(9)によってつくられる基準信号をもと
に位相検波器aQによって誤差信号811の正負が決定
され。
1sinωteasθsinφとなる。S8 から8
9 を減算器(7)によって減算して得られる入出力
角度誤差信号S1oは810”El内ωを内θ!φ−E
1 dnωを房θ地φミ1蜘ωts伯(θ−φ) となる。810は増幅器(8)によって振幅調整されS
Nとなる。リファレンス信号(2す、 (21))
からトランス(9)によってつくられる基準信号をもと
に位相検波器aQによって誤差信号811の正負が決定
され。
その値は電圧−周波数変換器aυによってパルス列に変
換され、これによって出力可変用アップ/ダウン・カウ
ンターを増減することで、角度出力φは補正される。
換され、これによって出力可変用アップ/ダウン・カウ
ンターを増減することで、角度出力φは補正される。
以上を繰9返すことによって出力φは誤差信号1310
が小さくなる方向へ補正され、入力角度と出力角度は等
しくなる。
が小さくなる方向へ補正され、入力角度と出力角度は等
しくなる。
シンクロ・デジタル演算において角度追従を行う演算部
や変換部の信号がアナログであるために各相のゲインや
位相を合せるための調整箇所が多く、難しい、環境変化
や経年劣化が大きく、多くの素子を必要とすることと、
多くの調整を行うことKより、不具合発生率が高いとい
う問題点かあつた〇 し問題点を解決するための手段〕 この発明はアナログ素子や抵抗の使用を最小限にとどめ
るために、アナログ・デジタル変換器を付加し0乗算器
と加算器と位相検波器をアナログ素子からデジタル素子
に変え、電圧−周波数変換器とカウンターによる出力値
補正器をデジタル加算器とフリップ・フロップに変える
ことにより。
や変換部の信号がアナログであるために各相のゲインや
位相を合せるための調整箇所が多く、難しい、環境変化
や経年劣化が大きく、多くの素子を必要とすることと、
多くの調整を行うことKより、不具合発生率が高いとい
う問題点かあつた〇 し問題点を解決するための手段〕 この発明はアナログ素子や抵抗の使用を最小限にとどめ
るために、アナログ・デジタル変換器を付加し0乗算器
と加算器と位相検波器をアナログ素子からデジタル素子
に変え、電圧−周波数変換器とカウンターによる出力値
補正器をデジタル加算器とフリップ・フロップに変える
ことにより。
演算方式をアナログ演算からデジタル演算にしたもので
ある。
ある。
この発明により数多く、シかも難しい調整を必要とせず
、環境変化に強く、経年劣化も小さく部品数も減るため
不具合も少な(なる。
、環境変化に強く、経年劣化も小さく部品数も減るため
不具合も少な(なる。
第1図にこの発明の一実施例を示すものである。
図において(Ia) 、 (1b)、 (1c) は
三相シンクロ信号、 (2a)、(21)) は二
相リファレンス信号、(3)はシンクロ9レゾルバ変換
用スコツトΦトランス。
三相シンクロ信号、 (2a)、(21)) は二
相リファレンス信号、(3)はシンクロ9レゾルバ変換
用スコツトΦトランス。
(91はリファレンス信号から基準信号をつくるトラン
ス、 (13a) 、 (13b) はアナログ−デ
ジタル変換器(図中入力と記す)、(14)はデジタル
逆相正弦発生器(図中Dgtnと記す)、ueはデジタ
ル余弦発生器(図中I)amと記す) 、 (16a
) 、 (161)) はデジタル乗算器、αD(1
9はデジタル加算器、 ueはデジタル位相検波器、■
はデータ保持用フリップ・フロップ(図中F/IP
と記す)である。
ス、 (13a) 、 (13b) はアナログ−デ
ジタル変換器(図中入力と記す)、(14)はデジタル
逆相正弦発生器(図中Dgtnと記す)、ueはデジタ
ル余弦発生器(図中I)amと記す) 、 (16a
) 、 (161)) はデジタル乗算器、αD(1
9はデジタル加算器、 ueはデジタル位相検波器、■
はデータ保持用フリップ・フロップ(図中F/IP
と記す)である。
次に動作を説明する。シンクロ信号(1す、 (1b)
(1C)の線間電圧をsl 、 s2 、85 とし
て、ピーク電圧’kE1 *角度をθ、リファレンス信
号(2a) 。
(1C)の線間電圧をsl 、 s2 、85 とし
て、ピーク電圧’kE1 *角度をθ、リファレンス信
号(2a) 。
(2b)の角速度を01時間をtとするとSt = I
t mωtgJnθ 82 =E1sinωtth(θ−120°)S5 =
11虐ωtth(θ−120°)となる。シンクロ信
号(1す、 (1b) 、 (1リ をスコツト−トラ
ンス(3)によってレゾルバ信号s4.s5に変換する
84+ s5は 84 = K1−ωを血θ 55=E1shlIωtccsθ となる。レゾルバ信号!34.E+5 はアナログ・
デジタル変換器(13a) 、 (13t+)によって
デジタル化されたンゾルバ信号S’12.S1!S
になる。
t mωtgJnθ 82 =E1sinωtth(θ−120°)S5 =
11虐ωtth(θ−120°)となる。シンクロ信
号(1す、 (1b) 、 (1リ をスコツト−トラ
ンス(3)によってレゾルバ信号s4.s5に変換する
84+ s5は 84 = K1−ωを血θ 55=E1shlIωtccsθ となる。レゾルバ信号!34.E+5 はアナログ・
デジタル変換器(13a) 、 (13t+)によって
デジタル化されたンゾルバ信号S’12.S1!S
になる。
現在のシンクロ・デジタル変換器出力をφとすると、逆
相正弦発生器α4の出力814と余弦弦生器α9の出力
815は 514=−虐φ 515=房φ となる。812と815をデジタル乗算器(i6a)に
よって乗算した結果’k 816 * EJls と
81at−デジタル乗算器(1tSb)によって乗算し
た結果をS17とすると。
相正弦発生器α4の出力814と余弦弦生器α9の出力
815は 514=−虐φ 515=房φ となる。812と815をデジタル乗算器(i6a)に
よって乗算した結果’k 816 * EJls と
81at−デジタル乗算器(1tSb)によって乗算し
た結果をS17とすると。
B16:Z1幽ωt―θμsφ
S17ミ1thωt(2)θ虐φ
となる。S16と81y′t−デジタル加算器伍ηによ
って加算して得られる入出力角度誤差信号S1aは81
8 = K1 tmωtsinθ邸φ−KjdnQlf
l;casθ虐φミ1thωtgin(θ−φン となる。リファレンス信号(2!lX21)) から
トランス(91によってつ(られる基準信号音もとにデ
ジタル位相検波器αgによって、81Bの正負が決定さ
れて819となる。現在のシンクロ・デジタル変換出力
θとこの819がデジタル加算器C19によって加算さ
れることで出力φは補正され、フリップ・フロップ■に
保持される。
って加算して得られる入出力角度誤差信号S1aは81
8 = K1 tmωtsinθ邸φ−KjdnQlf
l;casθ虐φミ1thωtgin(θ−φン となる。リファレンス信号(2!lX21)) から
トランス(91によってつ(られる基準信号音もとにデ
ジタル位相検波器αgによって、81Bの正負が決定さ
れて819となる。現在のシンクロ・デジタル変換出力
θとこの819がデジタル加算器C19によって加算さ
れることで出力φは補正され、フリップ・フロップ■に
保持される。
以上を繰り返すことによって出力φは誤差信号Si8が
小さくなる方向へ補正され、入力角度と出力角度は等し
くなる。
小さくなる方向へ補正され、入力角度と出力角度は等し
くなる。
この発明によシシンクロ・デジタル変換器の調整と保守
にかかる手間が大幅に削減できる効果がある。
にかかる手間が大幅に削減できる効果がある。
第1図はこの発明の一実施例を示す構成図、第2図は従
来のシンクロ・デジタル変換器の構成図である。 図において、(1す(Ib)(1リ はシンクロ信号。 (2す(2b)はリファレンス信号、(3)はスコツト
・トランス、f4)は正弦発生器、(5)は余弦発生器
。 (6a) C6b) はアナログ乗算器、(7)はア
ナログ減算器、(8)は増幅器、(91はリファレンス
・トランス。 αQは位相検波器7αυは電圧−周波数変換器、(K3
はアップ/ダウン・カウンター、 (13a)(13
b) はアナログ・デジタル変換器、Iは逆相正弦発
生器。 C9は余弦発生器、(16す(161)) はデジタ
ル乗算器。 ση(K9はデジタル加算器、α・はデジタル位相検波
器。 ■はフリップ・フロップである。 なお9図中間−或いは相当部分には同一符号を付しであ
る。
来のシンクロ・デジタル変換器の構成図である。 図において、(1す(Ib)(1リ はシンクロ信号。 (2す(2b)はリファレンス信号、(3)はスコツト
・トランス、f4)は正弦発生器、(5)は余弦発生器
。 (6a) C6b) はアナログ乗算器、(7)はア
ナログ減算器、(8)は増幅器、(91はリファレンス
・トランス。 αQは位相検波器7αυは電圧−周波数変換器、(K3
はアップ/ダウン・カウンター、 (13a)(13
b) はアナログ・デジタル変換器、Iは逆相正弦発
生器。 C9は余弦発生器、(16す(161)) はデジタ
ル乗算器。 ση(K9はデジタル加算器、α・はデジタル位相検波
器。 ■はフリップ・フロップである。 なお9図中間−或いは相当部分には同一符号を付しであ
る。
Claims (1)
- アナログ角度信号であるシンクロ信号をデジタル角度信
号に変換するシンクロ・デジタル変換器において、シン
クロ信号をレゾルバ信号に変換するスコットトランスと
、レゾルバ信号の各相をデジタルに変換するアナログ・
デジタル変換器と、デジタルの乗算を行う乗算器と、乗
算結果の加算を行う加算器と、その結果である角度誤差
信号の正負を決定する位相検波器と、位相検波の基準信
号をつくるリファレンス・トランスと、角度誤差信号で
角度出力値を補正する加算器と、角度出力値を保持する
フリップ・フロップと、三角関数演算を行う正弦、余弦
発生器とで構成したことを特徴とするデジタル演算型シ
ンクロ・デジタル変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1241886A JPS62171229A (ja) | 1986-01-23 | 1986-01-23 | デジタル演算型シンクロ・デジタル変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1241886A JPS62171229A (ja) | 1986-01-23 | 1986-01-23 | デジタル演算型シンクロ・デジタル変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62171229A true JPS62171229A (ja) | 1987-07-28 |
Family
ID=11804719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1241886A Pending JPS62171229A (ja) | 1986-01-23 | 1986-01-23 | デジタル演算型シンクロ・デジタル変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62171229A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1058389A2 (en) * | 1999-05-31 | 2000-12-06 | Minebea Co., Ltd. | R/D converter |
EP1058390A2 (en) * | 1999-05-31 | 2000-12-06 | Minebea Co., Ltd. | R/D converter |
DE10232024A1 (de) * | 2002-07-16 | 2004-01-29 | Ina-Schaeffler Kg | Vorrichtung und Verfahren zur Aufbereitung analoger Signale |
-
1986
- 1986-01-23 JP JP1241886A patent/JPS62171229A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1058389A2 (en) * | 1999-05-31 | 2000-12-06 | Minebea Co., Ltd. | R/D converter |
EP1058390A2 (en) * | 1999-05-31 | 2000-12-06 | Minebea Co., Ltd. | R/D converter |
EP1058390A3 (en) * | 1999-05-31 | 2003-07-09 | Minebea Co., Ltd. | R/D converter |
EP1058389A3 (en) * | 1999-05-31 | 2003-07-09 | Minebea Co., Ltd. | R/D converter |
DE10232024A1 (de) * | 2002-07-16 | 2004-01-29 | Ina-Schaeffler Kg | Vorrichtung und Verfahren zur Aufbereitung analoger Signale |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6278388B1 (en) | Method of converting an analog signal to digital signal by digitalizing error deviation | |
AU2007298385A1 (en) | Current control type power conversion device | |
US4906860A (en) | Control device for active filter | |
JPS62171229A (ja) | デジタル演算型シンクロ・デジタル変換器 | |
JPH03207267A (ja) | 制御方法及び装置 | |
US4956566A (en) | Circuit configuration with a generator system for path- or angle-dependent signals | |
JP2924601B2 (ja) | 電力変換装置 | |
Hanselman | Signal processing techniques for improved resolver-to-digital conversion accuracy | |
JPH08181614A (ja) | アナログ・ディジタル変換回路及びその補間データを求める方法 | |
JP4710634B2 (ja) | モータ制御装置 | |
JP2002214256A (ja) | 3相交流計測装置 | |
JPH05264605A (ja) | 三相電流または電圧の正相・逆相成分検出回路 | |
JP2002054948A (ja) | レゾルバ変換装置 | |
SU1713103A1 (ru) | Способ преобразовани угла поворота вала в код и устройство дл его осуществлени | |
JPH03261820A (ja) | ディジタルr/d変換器 | |
JPH0454815A (ja) | ディジタル形保護継電装置 | |
SU1349005A1 (ru) | Преобразователь угла поворота вала в код | |
JPS63308403A (ja) | 3相交流の移相信号発生方法 | |
JPS62233084A (ja) | サ−ボモ−タ制御用電流検出回路 | |
SU938163A1 (ru) | Детектор квазиравновеси | |
JPH04150111A (ja) | D/a変換方法 | |
SU1365299A1 (ru) | Одноканальное устройство дл управлени @ -пульсным выпр мителем | |
JPH0879082A (ja) | シンクロ−ディジタル変換器 | |
Modrijan et al. | An improved repetitive action corrector for reduction of steady-state error and nonlinear distortion in power amplifiers | |
JPH04140926A (ja) | シンクロ・ディジタル変換装置 |