JPH04140926A - シンクロ・ディジタル変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、トラッキング型のシンクロ・ディジタル（
以下Ｓ／Ｄと呼ぶ）変換装置に関する。

〔従来の技術〕

第９図は従来のトラッキング型Ｓ／Ｄ変換装置を示す構
成図である。第９図において、１はシンクロ発振器また
はディジタル・シンクロ変換装置からのシンクロ信号を
レゾルバ信号に変換するスコツト・トランス、２は角度
の象限により、レゾルバ信号の極性を切換えて出力する
象限選択回路、３は象限選択回路２のｓｉｎ出力を入力
し、余弦の乗算を行う余弦乗算器、４は象限選択回路２
のｃｏｓ出力を入力し、正弦の乗算を行う正弦乗算器、
５は余弦乗算器３と正弦乗算器４の出力を入力し、２つ
の入力信号の差を出力する引き算器、１２は基準交流信
号をアイソレーションするトランス、１５は基準信号の
符号を判定出力する符号判定器、６は引き算器５の信号
を符号判定器１５の符号によって１又は−１を乗算する
符号乗算器、７は符号乗算器６の出力信号の電圧レベル
によってクロックを適当な周波数で出力する電圧制御発
振器、８は電圧制御発振器の出力により上昇又は下降す
る可逆カウンタである。

従来のトラッキング型Ｓ／Ｄ変換装置は第９図のように
構成されておりシンクロ発振器からの、シンクロ信号（
イ）、（ロ）、（ハ）はスコツト・トランス１でレゾル
バ信号（ニ）、（ホ）に変換される。そのレゾルバ信号
（ニ）、（ホ）が象限選択回路２において、可逆カウン
タ８の出力（ワ）の内の１８０°と９０＠の重み信号に
よって象限選択された信号出力（へ）、（ト）になる。

ここでシンクロ発振器の角度をθ、シンクロ信号の最大
振幅をＫ、基準信号（夕）をｓｉｎωＴとすると、象限
選択回路２の出力信号（へ）、（ト）はそれぞれ（へ）
＝に一５ｉｎ　θ・ｓｉｎ　（りＴ、　　（ト）＝に−
ｃｏｓθ・ｓｉｎωＴになる。次に信号（へ）は余弦乗
算器３で余弦の掛け算が行われる。その出力（チ）は可
逆カウンタ８のディジタル信号の角度をφとすると（チ
）＝に一５ｉｎ　θ・ｃｏｓ　φ・ｓｉｎωＴとなる。

又信号（ト）は正弦乗算器４で正弦の掛け算が行われ、
その出力（す）は（す）＝に−ｃｏｓ　θ・ｓｉｎ　φ
・ＳｉｎωＴとなる。

上記信号（チ）、（す）は引き算器５で引き算される。

この引き算器５の出力（ヌ）は（ヌ）＝（チ）−（す）
＝に一５ｉｎ　θ’　ｃｏｓ　　φ・ｓｉｎ　ωＴ−に
−ＣＯ５θ・Ｓｉｎ　φ・ｓｉｎ　ｏｙＴ＝Ｋ　・（ｓ
ｉｎ　θ・ｃｏｓ　φ−ｃｏｓ　θ・ｓｉｎφ）　・ｓ
ｉｎ　（１）Ｔであるが三角関数の加法定理より（ヌ）
＝に一５ｉｎ（θ−φ）・ｓｔｎωＴとなる。又基準信
号（夕）は符号判定器１５によって符号のみの信号（つ
）に変換される。次に符号乗算器６によって信号（ヌ）
は符号信号（つ）が→−の場合は１、−の場合は−５１
を乗算される。この結果符号乗算器６の出力体−３（ル
）は（ル）＝に一５ｉｎ（θ−φ）　・１ｓｉｎ　ωＴ
１となる。この信号（ル）は電圧制御発振器７に入力さ
れ、その大きさに比例したクロック信号（ヲ）と極性信
号（す）が出力される。クロック信号（ヲ）と極性信号
（す）は可逆カウンタ８に入力され上昇又は下降のカウ
ントが行われる。電圧制御発振器７は入力信号（ル）の
電圧がＯＶずなわち５ｉｒｉ（θ〜φ）＝０となるよう
に上昇又は下降の符号信号（す）及びクロック信号（ヲ
）を出力する。これにより可逆カウンタ８の角度≠は常
に入力シンクロ角度θに等しくなるように動作する。こ
のディジタル（ａ　（ワ）がＳ／Ｄ変ｍ装Ｖの出力信号
となる。

（発明が解決しようとする課題〕 Ｌ記のような従来のＳ／Ｄ変換装置においては入力シン
クロ信号（イ）、（ロ）、（ハ）が入力基準信号（力）
、（ヨ）に比べて位相が進んでいる場合、符号乗算器（
うに入力される符号信号（つ）の切換わりのタイミング
が引き算器５から出力（ヌ）に対して遅れるため出力値
（ル）の絶対値が小さくなる。この結果Ｓ　／　Ｄ変換
値φの精度及びθに対する追従速度が劣化が発生ずると
い・う欠点があった。一般にシンクロ信号を発生ずるシ
ンクロ発振器に必１″基準信号に対し７進んだ位相のシ
ンクロ信号を出力４゛るためＳ／Ｄ変換装置側においで
位相のずれに対策が必要である。

この発明はかかる課題を解決炙るためになされたもので
あり、入力シンクロ信号と基準信号との間に位相差があ
る場合にも変換精度や追従速度が劣化しないＳ、　／　
Ｄ　Ｉ楔装置を得ることを目的とする。

［課題を解決するためのｆ段〕 この発明の第１の発明に係るＳ／Ｄ変換装置はレゾルバ
信号の振幅比較器、選択器ゼＩ」クロス検出回路、基準
信号のピーク点検出回路、符−号信号を保持する１、／
ジスタ等を備えたものである。

この発明の第２の発明に係るＳ　／　ｒ、）変換装置は
−引き算器の出力を全波整流する全波整流回路、弓き算
器の出力信号のピーク点検出回路、レジスタ等を備えた
ものである。

この発明の第３の発明に係るＳ　／　Ｄ変換装置は引き
算器の出力信号のゼロクロス検出回路、革ン「信号のビ
・−り点検出回路、プリセット機能４−もつトグルフリ
ップフロップ等を備えたものである。

この発明の第４の発明に係るＳ　、／　Ｄ変換装置は引
き算器の出力信号のゼロクロス検出回路、基準信号のピ
ーク点検出回路、Ａ／Ｄ変挨変換加減算器、レジスタ等
を備えたものである。

〔作用〕

この発明の第１の発明においてはゼロクロス検出回路に
よって入力シンクロ信号がＯＶを通過する毎にタイミン
グ信号を発生する。このタイ、ミンクで符号乗算器へ入
力する符号信号の更新’Ｅ、ｂ’、）ため基準信号との
位相差に影響されない。

この発明の第２の発明においては全波整流回路のはたら
きによって引き算器の出力信号を全波整流しまたちのを
電圧制御発振器に入力づるので入力シンクｏ信号と基準
信号との位相差に影響されない。

この発明の第３の発明においてはゼロクロス検出［ＨＩ
３路のはたらきによっζ引き算器の出力信号がＯＶとな
ったときを検出し、この夕・イミングで選択器へ入力す
る切換信号の更新をｊＬ）ため基準（３号との位相差に
影響されない。

この発明の第４の発明においてはゼロクロス検出回路の
はたらきによって引き算器の出力伝−号がＯＶとなった
ときを検出し、このタイミングで加減算：器の加算／減
算切換えを行・）ため基準信号−の位相差に影響されな
い。

〔実施例〕

第１図はこの発明の第１の実施例を示す図であり、１−
８．１２は上記従来の装置と全く同一・のものである、
９は入力される２つのレゾルバＦ号の振幅を比較する振
幅比較器、１０は振幅比較器の比較信号に基づき１／ゾ
ルバ信号を選択出力３″る選択器、１１は入力信号のゼ
ロクロス点を検出するゼロクロス検出回路１，１３は基
準信号の値が最大または最小のピーク値になったときに
“１”または“０”の論理を出力するピーク点検出回路
、１４は上記ピーク点検出回路１３の出力信号をタイミ
ング調整回路の出力信号に同期したタイミングで更新す
るレジスタである。

上記のように構成されたＳ／Ｄ変換装置においてシンク
ロ信号（イ）、（ロ）、（ハ）の入力から引き算器５ま
での動作は従来の装置と全く同一である。レゾルバ信号
（へ）、（ト）は振幅比較器９により振幅比較され比較
結果信号（マ）が出力される。選択器１０は比較結果信
号（マ）に従いレゾルバ信号（へ）、（ト）の振幅の大
きい方を選択出力する０選択器１０の出力信号（ツ）は
ゼロクロス検出回路１１によって電圧値ＯＶを通過する
毎にレジスタ１４ヘクロツクパルス（ネ）を出力する。

基準信号（夕）はピーク点検出回路１３へ入力され＋方
向の最大値になったときに論理“０”を出力し、一方向
の最大値になったときに論理°′１”を出力する。レジ
スタ１４はクロックパルス（ネ）に同期したタイミング
でピーク点検出回路１３の出力信号（し）の論理を更新
する。

この出力信号（ソ）が符号乗算器６へ入力する符号信号
となる０以上の信号のタイミング関係を第２図に示す、
レジスタ１４の更新は入力シンクロ信号（イ）、（ロ）
、（ハ）を変換したレゾルバ信号（へ）、（ト）をもと
にしたタイミングで行っているため、符号乗算器６にお
いては引き算器５からの信号極性が変化するときに符号
信号（ソ）が十から−又は−から十に切換わる理想のタ
イミングとなる。したがって電圧制御発振器７への入力
信号（ル）は位相のずれの影響のない信号となる。

第３図はこの発明の第２の実施例を示す図であり、１〜
５．７．８．１２．１５は上記従来の装置と全く同一の
ものである。１６は引き算器５の出力信号（ヌ）の値が
最大または最小のピーク値になったときに“１”または
“０”の論理を出力するピーク点検出回路、１７は引き
算器５の出力信号（ヌ）を正極性に全波整流する全波整
流回路、１４は上記ピーク点検出回路の出力信号に同期
したタイミングで符号判定器１５の出力信号（つ）を更
新するレジスタである。上記のように構成されたＳ／Ｄ
変換装置においてシンクロ信号（イ）、（ロ）、（ハ）
の入力から引き算器５までの動作及び符号判定器工５は
従来の装置と全く同一である。

ピーク点検出回路１６は引き算器５の出力信号（ヌ）が
子方向の最大値になったときに論理“１”を出力し、一
方向の最大値になったときに論理″０”を出力する。レ
ジスタ１４はピーク点検出回路１６の出力信号（う）に
同期したタイミングで符号判定器１５の符号信号（つ）
の論理を更新する。又引き算器５の出力信号（ヌ）は全
波整流回路１７にて全波整流され電圧制御発振器７へ入
力される。電圧制御発振器７では入力信号に比例したク
ロック信号（ヲ）を出力する。可逆カウンタ８は電圧制
御発振器７のクロック信号（ヲ）に同期してレジスタ１
４の出力信号（す）が正符号であればカウントアツプ、
負符号であればカウントダウンする。これにより入力シ
ンクロ信号（イ）、（ロ）、（ハ）と基準信号（力）、
（ヨ）の間に位相のずれがあっても影響がなくなる０以
上の信号のタイミング関係を第４図に示す。

第５図はこの発明の第３の実施例を示す図であり、１３
は基準信号の値が最大または最小のピーク値になったと
きに“１”または“０”の論理を出力するピーク点検出
回路、１８は上記ピーク点検出回路の出力信号を波尾微
分する波尾微分回路、１９は波尾微分回路１８の出力信
号により論理“１″にセットされかつゼロクロス検出回
路２０の出力信号に同期したタイミングで出力論理をト
グルするトグルフリップフロップである。なおゼロック
ス検出回路２０は引き算器５の出力信号（ヌ）のゼロク
ロス点を検出するものである。上記のように構成された
Ｓ／Ｄ変換装置においてシンクロ信号（イ）、（ロ）、
（ハ）の入力から引き算器５までの動作は従来の装置と
全く同一である。引き算器５の出力信号（ヌ）はゼロク
ロス検出回路２０によって電圧値ＯＶを通過する毎にク
ロックパルス（オ）を出力する。基準信号（夕）はピー
ク点検出回路１３に入力され土方向の最、入信になった
ときに論理°゛０゛”を出力し７、一方向の最大間にな
つたときに論理パ１″′を出力する。波尾微分回路１８
はビ・−り点検出回路１３の出力信号（し）の波尾微分
を行いパルス信号をトグルフリップフロップ１９−・出
力する。トグルフリップフロップ１９ば波尾微分回路１
８の出力（１）からパルスが入力される毎に出力論理を
“′１”Ｃごセットする、なおか°つトグルフリップフ
ロップｊ９はどロクロス検出回路２０の出力（オ）が入
力される毎に出力論理をトグルＪる。この出力信飼（）
）が符号乗算器６へ入力づる符号信号となる４以上の信
号のタイミング関係を第４図に示す。符号乗算器６にお
いては引き算器５からの信号極性が変化するときに符号
信号（））が十から−又は−から十に切換わる理想のタ
イミングとなる。し。

たがって電圧制御発振器７・＼の入力信３゛（ル）は位
相のずれの影響のない仏↓］となる。

第７図はこの発明の第４の実施例を示す図であり、Ｊ３
は基準信号の値が最大またば最小の？°−り稙Ｕな−、
ノ１−ときに“１パまたは°“０”′の論理を出力する
ピーク点検出回路、１４は上記ピーク点検出回路の出力
信号をゼロクロス検出回路２０の出力信号に同期したタ
イミングで更新する第１のし・〕２スタ、２１は引き算
”器５の出力信号（ヌ）をデイ・レタル信潟ｔこ変換す
るＡ／Ｄ変換器、２２ζ４Ｉ、加算または滅筐を行・）
加減算器、２３は加減、算器の出力を保持する第２のレ
ジスタである。

なおゼロクロス検出回路２０は引き算器５の出力信号（
ヌ）のゼロクロス点を検出したときムこクロッ・クバル
ス（オ）を出力するようになっ”で゛いる。

■−記のように構成されたＳ　／　Ｄ変換装置Ｃ，丁お
いでシンクロ信号（イ）、（ロ）、（ハ）の入力から引
き算器５までの動作は従来の装置と全く同一・ごある。

引き算器５の出カイ８号（ヌ）はＡ／Ｄ変換器２１に入
ノｊされディジクル信刊（り）に変換される。ゼロクロ
ス検出回路２０では引き算器５の出力信号のゼロクロス
点を検出したときパルス信号（オ）を出力する。又基準
信号（夕）はピーク点検出回路１３に入力され１＋力向
の最大値ζＪ“なったときに論理°“０゛を出力し、一
方向の最大値になったときに論理°゛１°゛を出力゛Ｊ
る。レジスタ１４はパルス信号（オ）に同期したタイミ
ングでピーク点検出回路Ｉ３の出力信月（し）の論理３
′更新する。加減算器２２ばレジスタ１４の出カフ１刊
（ソ）が→でル）ればレジスタ２３の出力値（ワ）にＡ
　／”　Ｄ変換器２１の出力（ｌ！（り）を加ｐ゛シ、
、レジスタ１４の出力符号（ソ）が−であればし・−２
スタ２３の出力値（ワ）からＡ　、、、／　Ｉ）変換器
２１の出力値（・り）を減算゛４る。レジスタ２３ば加
減算器２２の出力値を保持′づる。ごのし、・ジスタの
保持４る値がＳ／Ｄ変換装置の出力である。ｐしトの伝
５のタイミング関係を第８図６ご示す。

この方法により加減算器２２の加算、／減算切換えのタ
イミングは必ず引き算器５からの似゛号極性が変化する
ときに行うため位相のづ″れの影響のない演算、となる
。

〔発明の効果〕

この発明は以」説明したとおり入力シンクロイ８号と基
準信号に荀相差があ、）？：もｓ　／　］”’ｌ変換精
序：や追従速度の性能を劣化さセない効果がある。

【図面の簡単な説明】

第１図１、第３図２．第５回、第７図はこの発明の各実
゛施例を小ず図、第２図は第１し１の信号タイミング図
、第４図は第３図の信η夕・ｆミング図、第６図は第５
図の信号タイミング図、第８図は第７図の信号タイミン
グ図、第１〕図は従来のＳ　／　ＩＩ）変換装置を示″
４図である。 図において１はスコツト・トランス、２は象限選択回路
、３は余弦！算器、４は１弦乗算器１、！′ｉは引き算
器、６は符ぢ乗算器、７は電圧制御発振器、８はｉ′１
１Ｊ逆カウンタ、９は振幅比較器゛、１０は選択器、１
１はゼロクロス検出回路、１２はトランス、１３はピー
ク点検出回路２．１４はレジスタ、１５は符号判定器、
１６はピーク点検出回路、４ゼロクロス検出回路、１′
７は全波整流回路、１８は波尾微分回路、１９はトグル
フリップフロップ、。 ２０はゼロクロス検出回路、２１はＡ／Ｄ変換器、２２
は加減□□□器、２３はレジスタである。なお図中ト」
−礼号は同−又は相当部分を示す。 第 図 第 図 第 図

Claims (4)

【特許請求の範囲】
1. （１）３相のシンクロ信号を入力し、２相のレゾルバ信
   号に変換する変換手段と、上記変換手段の出力信号を入
   力し、角度の象限を切換える象限選択回路と、第一の入
   力端に上記象限選択回路の出力信号の一方の正弦波の信
   号を入力し、第二の入力端にディジタルの角度データを
   入力し、第一の入力の信号に第二の入力の余弦の値を掛
   け算する余弦乗算器と、第一の入力端に上記象限選択回
   路の出力信号の一方の余弦波の信号を入力し、第二の入
   力端にディジタルの角度データを入力し、第一の入力の
   信号に第二の入力の正弦の値を掛け算する正弦乗算器と
   、第一の入力端に上記余弦乗算器の出力信号を入力し、
   第二の入力端に上記正弦乗算器の出力信号を入力し、２
   つの入力信号の差を出力する引き算器と、基準信号を入
   力し、入力信号が極大になったときに論理“０”を出力
   し、入力信号が極小になったときに論理“１”を出力す
   るピーク点検出回路と、上記象限選択回路の２つの出力
   信号を入力し、入力信号の振幅を比較する振幅比較器と
   、第一の入力端に上記象限選択回路の出力信号の一方の
   余弦波の信号を入力し、第二の入力端に上記象限選択回
   路の出力信号の一方の正弦波の信号を入力し、第一の入
   力端に上記振幅比較器の出力を入力し、第一の入力信号
   の極性によって第一の入力信号または第二の入力を選択
   出力する選択器と、上記選択器の出力信号を入力し、入
   力信号がＯＶを通過する毎に指令信号を出力するゼロク
   ロス検出回路と、第一の入力端に上記ゼロクロス検出回
   路の出力信号を入力し、第二の入力端に上記ピーク点検
   出回路の出力信号を入力し、第二の入力信号の論理を第
   一の入力信号に同期したタイミングで更新するレジスタ
   と、第一の入力端に上記引き算器の出力信号を入力し、
   第二の入力端に上記レジスタの出力信号を入力し、第二
   の入力信号の論理にしたがって第一の入力信号に１又は
   −１を乗算する符号乗算器と、上記符号乗算器の出力信
   号を入力し、入力信号の大きさに比例した周波数のパル
   ス信号を出力し、入力信号の極性を出力する電圧制御発
   振器と、上記電圧制御発振器の出力信号を入力し、上昇
   又は下降のカウントを行う可逆カウンタとを備えたこと
   を特徴とするシンクロ・ディジタル変換装置。
2. （２）３相のシンクロ信号を入力し、２相のレゾルバ信
   号に変換する変換手段と、上記変換手段の出力信号を入
   力し、角度の象限を切換える象限選択回路と、第一の入
   力端に上記象限選択回路の出力信号の一方の正弦波の信
   号を入力し、第二の入力端にディジタルの角度データを
   入力し、第一の入力の信号に第二の入力の余弦の値を掛
   け算する余弦乗算器と、第一の入力端に上記象限選択回
   路の出力信号の一方の余弦波の信号を入力し、第二の入
   力端にディジタルの角度を入力し、第一の入力の信号に
   第二の入力の正弦の値を掛け算する正弦乗算器と、第一
   の入力端に上記余弦乗算器の出力信号を入力し、第二の
   入力端に上記正弦乗算器の出力信号を入力し、２つの入
   力信号の差を出力する引き算器と、基準信号を入力し、
   入力信号の符号を出力する符号判定器と、上記引き算器
   の出力信号を入力し、入力信号が極大になったときに論
   理“１”を出力し、入力信号が極小になったときに論理
   “０”を出力するピーク点検出回路と、上記引き算器の
   出力信号を入力し、入力信号を正極性に全波整流する全
   波整流回路と、上記全波整流回路の出力信号を入力し、
   入力信号の大きさに比例した周波数のパルス信号を出力
   する電圧制御発振器と、第一の入力端に上記ピーク点検
   出回路の出力信号を入力し、第二の入力端に上記符号判
   定器の出力信号を入力し、第二の入力信号の論理を第一
   の入力信号に同期したタイミングで更新するレジスタと
   、第一の入力端に上記電圧制御発振器の出力信号を入力
   し、第二の入力端に上記レジスタの出力信号を入力し、
   上昇又は下降のカウントを行う可逆カウントとを備えた
   ことを特徴とするシンクロ・ディジタル変換装置。
3. （３）３相のシンクロ信号を入力し、２相のレゾルバ信
   号に変換する変換手段と、上記変換手段の出力信号を入
   力し、角度の象限を切換える象限選択回路と、第一の入
   力端に上記象限選択回路の出力信号の一方の正弦波の信
   号を入力し、第二の入力端にディジタルの角度データを
   入力し、第一の入力の信号に第二の入力の余弦の値を掛
   け算する余弦乗算器と、第一の入力端に上記象限選択回
   路の出力信号の一方の余弦波の信号を入力し、第二の入
   力端にディジタルの角度データを入力し、第一の入力の
   信号に第二の入力の正弦の値を掛け算する正弦乗算器と
   、第一の入力端に上記余弦乗算器の出力信号を入力し、
   第二の入力端に上記正弦乗算器の出力信号を入力し、２
   つの入力信号の差を出力する引き算器と、基準信号を入
   力し、入力信号が極大になったときに論理“０”を出力
   し、入力信号が極小になったときに論理“１”を出力す
   るピーク点検出回路と、上記ピーク点検出回路の出力信
   号を入力し、入力信号の波尾微分を行う波尾微分回路と
   、上記引き算器の出力信号を入力し、入力信号がＯＶを
   通過する毎に指令信号を出力するゼロクロス検出回路と
   、第一の入力端に上記波尾微分回路の出力信号を入力し
   、第二の入力端に上記ゼロクロス検出回路の出力信号を
   入力し、第一の入力信号に同期して出力論理を“１”と
   し、第二の入力信号に同期して出力論理を反転するトグ
   ルフリップフロップと、第一の入力端に上記引き算器の
   出力信号を入力し、第二の入力端に上記フリップフロッ
   プの出力信号を入力し、第二の入力信号の論理にしたが
   って第一の入力信号に１又は−１を乗算する符号乗算器
   と、上記符号乗算器の出力信号を入力し、入力信号の大
   きさに比例した周波数のパルス信号を出力し、入力信号
   の極性を出力する電圧制御発振器と、上記電圧制御発振
   器の出力信号を入力し、上昇又は下降のカウントを行う
   可逆カウンタとを備えたことを特徴とするシンクロ・デ
   ィジタル変換装置。
4. （４）３相のシンクロ信号を入力し、２相のレゾルバ信
   号に変換する変換手段と、上記変換手段の出力信号を入
   力し、角度の象限を切換える象限選択回路と、第一の入
   力端に上記象限選択回路の出力信号の一方の正弦波の信
   号を入力し、第二の入力端にディジタルの角度データを
   入力し、第一の入力の信号に第二の入力の余弦の値を掛
   け算する余弦乗算器と、第一の入力端に上記象限選択回
   路の出力信号の一方の余弦波の信号を入力し、第二の入
   力端にディジタルの角度データを入力し、第一の入力の
   信号に第二の入力の正弦の値を掛け算する正弦乗算器と
   、第一の入力端に上記余弦乗算器の出力信号を入力し、
   第二の入力端に上記正弦乗算器の出力信号を入力し、２
   つの入力信号の差を出力する引き算器と、上記引き算器
   の出力信号を入力し、入力信号がＯＶを通過する毎に指
   令信号を出力するゼロクロス検出回路と、基準信号を入
   力し、入力信号が極大になったときに論理“０”を出力
   し、入力信号が極小になったときに論理“１”を出力す
   るピーク点検出回路と、第一の入力端に上記ピーク点検
   出回路の出力信号を入力し、第二の入力端に上記ゼロク
   ロス検出回路の出力信号を入力し、第一の入力信号の論
   理を第二の入力信号に同期したタイミングで更新する第
   一のレジスタと、上記引き算器の出力信号を入力し、デ
   ィジタル信号に変換するＡ／Ｄ変換器と、第一の入力端
   にディジタルの角度データを入力し、第二の入力端に上
   記Ａ／Ｄ変換器の出力を入力し、第一の入力端に上記第
   一のレジスタの出力を入力し、第三入力信号の論理にし
   たがって第一の入力信号に第二の入力信号の値を加算ま
   たは減算する加減算器と、上記加減算器の出力を保持す
   る第二のレジスタとを備えたことを特徴とするシンクロ
   ・ディジタル変換装置。