SU1365299A1

SU1365299A1 - Одноканальное устройство дл управлени @ -пульсным выпр мителем

Info

Publication number: SU1365299A1
Application number: SU864083275A
Authority: SU
Inventors: Владимир Михайлович Рябенький; Борис Наумович Пекер
Original assignee: Николаевский Кораблестроительный Институт Им.Адм. С.О.Макарова
Priority date: 1986-07-02
Filing date: 1986-07-02
Publication date: 1988-01-07

Description

00 О5

сл

lN5

СО

о

Изобретение относитс к электротехнике и может быть использовано в преобразовательной технике дл управлени многофазными выпр мител ми , к которым предъ вл ютс высокие требовани по качеству выпр мленного напр жени .

Цель изобретени - повышение эффективности компенсации неканонической гармоники выпр мленного напр жени , обусловленной несимметрией напр жений питающей сети.

На фиГр 1 изображена блок-схема предлагаемого устройства на фиг. 2- блок-скема вычислительного блока устройства; на фиг. 3 - диаграммы, по сн ющие работу устройства.

Устройство содержит последовательно включенные синхронизированный с однофазным напр жением сети генерат тор 1 симметричной последовательност импульсов, регулируемый блок 2 задерки , первый распределитель 3 импульсов , второй вход которого соединен с входом генератора 1 через управл емый блок 4 синхронизации. Управл ющие входы блоков 2 и 4 подсоединены к выходу сумматора 5 аналоговых сигналов , один вход которого подсоединен к выходу арккосинусного преобразовател 6, а второй - к выходам трех управл емых ключевых элементов 7-9, входы которых подключены соответственно к первому, второму и третьему выходам вычислительного блока 10,

Управл ющие входы ключевых элементов 7-9 соединен) с пр мыми вы- ходами RS-триггеров 11-13, установочные входы которых подсоединены к выходам второго распределител 14 импульсов , вход которого подключен к выходу генератора 1, а обнул ющие входы - к выходу третьего распределител 15 импульсов. Установочные входы распределителей 14 и 15 подключены к входу генератора 1 через детектор 16 нул . Первый и второй входы, вычислительного блока Ю подключены к соответствующим выходам датчика 17 параметров несимметрии, входы которого подсоединены к напр жени м питающей сети, а третий вход вычислительного блока подключен к выходу арккосинусного преобразовател 6.

Вычислительный блок 10 содержит линии входов 18-20 дл подключени сигналов, соответствующих модулю

и фазе напр жени несимметрии сети и углу включени вентилей, и линии выходов 21-23. Входы 19 и 20 подсоединены к суммирующим входам первого сумматора 24 аналоговых сигналов, выход которого подключен к суммирующим входам сумматоров 25 и 26 аналоговых сигналов, к первому вычитающему входу первого и которых и второму суммирующему входу второго подГ

0

5

ir/3. Выходы всех трех сумматоров соединены с выходами 21-23 вычислительного блока через последовательно включенные четырехквадрантные косинусные преобразователи 27-29 и блоки 30-32 перемножени аналоговых сигналов, вторые входы которых подключены к входу 20 вычислительного блока через последовательно соеди- . ненные одноквадрантный преобразователь 33 вида у I/sin X, блок 34 перемножени аналоговых сигналов и

5 масштабный усилитель 35, причем второй вход блока 34 перемножени подключен к первому входу 18 вычислительного блока.

Устройство работает следующим об0 разом.

Генератор 1 симметричной последовательности импульсов, синхронизированный , например, с линейным напр жением U(g питающей сети (фиг. 1), формирует симметричную последовательность импульсов частоты. - частота напр жений питающей сети) вне зависимости от величин и характера несимметрии Сети (фиг. За, б). Импульсы генератора 1 сдвигаютс в регулируемом блоке 2 на требуемый угол ot. и поступают на распределитель 3 импульсов, в котором распредел ютс по m каналам дл усилени и подачи на тиристоры. Дл обеспечени однозначности в распределении импульсов распределитель 3 импульсов синхронизируетс с напр жением сети через блок 4. Величина фазового сдвига управл ющих импульсов ct , про- ход щих через блок 2, и синхронизирующих , проход щих через блок 4, при вертикальном принципе управлени и возрастающем пилообразном опорном напр жении пропорциональна величине напр жени Uj,, поступающего с арккосинусного преобразовател 6 на управл ющие входы блоков 2 и 4 через сумматор 5. Дл компенсации некано0

5

0

5

нической гармоники выпр мленного напр жени , обусловленной несимметрией питающей сети, служат элементы и блоки 7-17 (фиг. 1), работа которых состоит в следующем.

Путем математического моделирова- ни работы преобразовател при несимметрии напр жений питающей сети и тщательных экспериментальных исследо ваний установлено, что наибольший эффект подавлени неканонических гармоник достигаетс в тЪм случае, когда корректирующие углы uefi (фиг. 3,а) при изменении угла oj, включени венти

лей, подсоединенных к фазе А, коэффициенте обратной последовательности и фазе напр жени составл ющей обратной последовательности Л Cf измен ютс по . зависимост м.

А об

АО

Sin 00

cos(o,+i(, -T/3);

t АС

Sin Об

COS (ot+A. )3

iot

CB

гт:::;- со8(ос+ду),

sinoi.

При вертикальном принципе управлени величина корректирующих углов iot; вл етс пропорциональной величине корректирующих напр жений, по- даваемых на второй вход сумматора 5 (фиг. Ю. Формирование корректирующих напр жений осуществл етс в вычислительном блоке 10, на вход которого подаетс необходима информаци о несимметрии сети с датчика 17 параметров несимметрии и о величине уста д

5

0

цифроаналоговых преобразователей. Такие функциональные преобразователи в насто щее врем изготавливаютс серийно . Дл согласовани уровней выходных сигналов вычислительного блока с уровнем управл ющего напр жени используетс масштабный усилитель 35 (фиг. 2).

Коммутаци выходов 21-23 вычислительного блока 10 на второй вход сумматора 5 осуществл етс следующим образом.

При переходе синхронизирующего напр жени (в рассматриваемом случае напр жени иде,) через нуль детектор 16 нул , формирует импульс, который устанавливает распределители 14 и 15 в исходное состо ние. Импульсы, по- ступающие с выхода генератора 1 (фиг. 36), распредел ютс в коммутаторе 14 на выходы а, в и с (фиг. 3, в) и каждый из них устанавливает соответствующий триггер 11- 13 в исходное единичное состо ние.

Сбои в формировании первого импуль- са по выходу а в коммутаторе 14 устран ютс обычно тем, что длительность импульса, поступающего с де- -- 0 тектора 16 нул выбираетс меньшей, чем длительность задержки синхроимпульса в генераторе 1. Современные цифровые принципы построени генераторов .равноинтервальной последовательности импульсов, синхронизированной с напр жением сети, позвол ют объедин ть в себе и функции детектора 16 нул и распределител 14.

При срабатывании триггеров 11-13

5

35

новочного угла л от источника управ- 40 замыкаютс управл емые ими ключи

л ющего напр жени U у.

Вычислительный блок работает в непрерывном режиме и практически мгновенно осуществл ет преобразование входных параметров в аналоговые сигналы, соответствующие величинам корректирующих углов Дв1дв, uoi;. , ЬЛдс (фиг. 3, а). Функциональные преобразователи 27-29 и 34 могут быть выполнены как в аналоговом варианте , так и в цифровом, однако больща точность может быть достигнута , когда функциональное преобразование входных сигналов осуществл етс путем записи нелинейной функции в посто нное запоминающее устройство а согласование с входными и выход- ными аналоговыми сигналами осуществл етс с помощью аналого-цифровых и

7-9, подключа на определенное врем соответствующий выход вычислительного блока 10 к второму входу сумматора 5 . Напр жение на выходе последне45 го определ етс алгебраической суммой управл ющего и корректирующего напр жений (фиг. 3, е), в результате чего реальный угол включени вентилей, формируемый в блоке 2, определ етс

50 алгебраической суммой установочного угла Л и соответствующего корректирующего boi.; (фиг. За, г). Импульсы, сформированные в блоке 2, распредел ютс в блоке 15 по каналам а, в

55 и с (фиг. 3, д) и перебрасывают триггеры 11-13 в исходное состо ние, отключа этим соответствующие входы вычислительного блока 10 от второго входа сумматора 5. Ввиду того, что

;51

импульс с выхода блока 2 проходит длительный путь через коммутатор 15 триггеры 11-13 и ключи 7-9, сбои в работе блока 2 из-за скачкообразного изменени входного управл ющего напр жени по витьс не могут, так как врем задержки импульса этими блоками (фиг. 3, д) превышает врем срабатывани блока 2 о

Сформированные с учетом коррекци углы включени вентилей позвол ют осуществл ть эффективную компенсаци неканонической гармоники выпр млен-

ного напр жени частоты 100 Гц, обус- ig первому и второму входам вычислительловленной НЁсимметрией сети. Коэффициент подавлени гармоники при изменении угла включени вентилей в интервале 20-90 измен етс 20-50 раз. При этом точность выполнени вычислительных операций в пределах 2% мало сказываетс на эффекте подавлени гармоники. Получаемый с помощью предлагаемого устройства эффект компенсации близок к тому необходимому, при котором гармоника, обусловленна несимметрией сети, становитс близкой по величине с гармоникой той же частоты, обусловленной внутренней несимметрией преобразовател .

20

25

30

ного блока, третий вход вычислительного блока подключен к выходу арк- косинусного преобразовател , выводы ключевых элементов соединены с первым входом сумматора аналоговых сигналов , второй вход которого подсоединен к выходу арккосинусного преобразовател , а выход - к управл ющему входу блока задержки, управл ющие входы ключевых элементов подключены к пр мым выходам RS-триггеров, установочные входы которых подсоединены к соответст вующим выхол ам второго распределител импульсов, вход которого подключен к выходу генератора симметричной последовательности импульсов, а обнул ющие входы

Форму л а изобретени

Одноканальное устройство дл управлени т-пульсным выпр мителем, со- og

с

держащее последовательно включенные синхронизированный с однофазным напр жением сети генератор симметричной последовательности импульсов, регулируемый блок задержки, первый распределитель импульсов, второй вход которого подсоединен к входу генерауора симметричной последовательности импульсов через управл емый блок синхронизации, причем управл ющие входы блока задержки и блока синхронизации соединены между собой, а также арккосинусный преобразователь , к входу которого подключен источник управл ющего напр жени , отличающеес тем, что, с целью повышени эффективности подавлени неканонической гармоники выпр мленного напр жени , обусловленной несимметрией напр жений питающей сети, устройство дополнительно снабжено двум источниками сигналов, пропорциональных сигналам - WS и + ii /3, сумматором аналоговых сигналов

8

трем управл емыми ключевыми элемен- . тами, трем RS-триггерами, вторым и третьим распределител ми импульсов, датчиком параметров несимметрии напр жений сети с первым и вторым выходами- сигналов модул и фазы напр жени несимметрии соответственно, детектором нул и вычислительным блоком, причем входы датчика параметров несимметрии напр жени сети предназначены дл подсоединени к шинам трехфазной несимметричной системы питающих напр жений, а выходы - к

0

5

0

RS-триггеров подключены к соответствующим выходам третьего распределител импульсов, вход которого подсоединен к выходу блока задержки,, при этом установочные входы второго и третьего распределителей импульсов подключены к входу; генератора симметричной последовательности импульсов через детектор нул , вычислительный блок содержит первый, второй и третий сумматоры аналоговых сигналов, три четырехквадрантных косинусных преобразовател , четыре блока перемножени аналоговых сигналов, масштабный усилитель и один одноквадрантный преобразователь вида у 1/sinx, причем первый и второй выходы датчика параметров , несимметрии сети соединены с первым входом первого блока перемножени и первым входом первого сумматора аналоговых сигналов, выход которого подключен одновременно к первым

входам второго и третьего сумматоров,

к вторым входам которых подключены

источники сигналов, пропорциональных соответственно сигналам -1Г/3 и + П /3 выходы сумматоров подсоединены к ин-

формационным входам соответствующих ключевых элементов через последовательно соединенные косинусные преобразователи и первые входы блоков перемножени аналоговых сигналов, причем вторые входы указанных трех блофиг . 2

ков перемножени подсоединены к .выходу арккосинусного преобразовател через последовательно включенные одиоКБадрентный преобразователь вида X,второй входпервого блокапе- ремножени и масштабньй усилитель.

Л 2Ж1/П 2Ji://r7 2Я//77

а.

--AUtf J.

и, 5

cJt

Claims

Форму.л а изобретения

Одноканальное устройство для управления m-пульсным выпрямителем, содержащее последовательно включенные синхронизированный с однофазным напряжением сети генератор симметричной последовательности импульсов, регулируемый блок задержки, первый распределитель импульсов, второй вход которого подсоединен к входу генератора симметричной последовательности импульсов через управляемый блок синхронизации, причем управляющие входы блока задержки и блока синхронизации соединены между собой, а также арккосинусный преобразователь, к входу которого подключен источник управляющего напряжения, отличающееся тем, что, с . целью повышения эффективности подавления неканонической гармоники выпрямленного напряжения, обусловленной несимметрией напряжений питающей сети, устройство дополнительно снабжено двумя источниками сигналов, пропорциональных сигналам - ΊΓ/3 и +Ί1/3, сумматором аналоговых сигналов, тремя управляемыми ключевыми элемен- тами, тремя RS-триггерами, вторым и третьим распределителями импульсов, датчиком параметров несимметрии напряжений сети с первым и вторым выходами- сигналов модуля и фазы напряжения несимметрии соответственно, детектором нуля и вычислительным блоком, причем входы датчика параметров несимметрии напряжения сети предназначены для подсоединения к шинам трехфазной несимметричной системы питающих напряжений, а выходы - к первому и второму входам вычислительного блока, третий вход вычислительного блока подключен к выходу арккосинусного преобразователя, выводы ключевых элементов соединены с первым входом сумматора аналоговых сигналов, второй вход которого подсоединен к выходу арккосинусного преобразователя, а выход - к управляющему входу блока задержки, управляющие входы ключевых элементов подключены к прямым выходам RS-триггеров, установочные входы которых подсоединены к соответствующим выходам второго распределителя импульсов, вход которого подключен к выходу генератора симметричной последовательности импульсов, а обнуляющие входы RS-триггеров подключены к соответствующим выходам третьего распределителя импульсов, вход которого подсоединен к выходу блока задержки,, при этом установочные входы второго и третьего распределителей импульсов подключены к входу; генератора симметричной последовательности импульсов через детектор нуля, вычислительный блок содержит первый, второй и третий сумматоры аналоговых сигналов, три четырехквадрантных косинусных преобразователя, четыре блока перемножения аналоговых сигналов, масштабный усилитель и один одноквадрантный преобразователь вида у = 1/sinx, причем первый и второй выходы датчика параметров. несимметрии сети соединены с первым входом первого блока перемножения и первым входом первого сумматора аналоговых сигналов, выход которого подключен одновременно к первым входам второго и третьего сумматоров, к вторым входам которых подключены источники сигналов, пропорциональных соответственно сигналам -17/3 и +1173; выходы сумматоров подсоединены к ин7 1365299 8 формационным входам соответствующих ключевых элементов через последовательно соединенные косинусные преобразователи и первые входы блоков перемножения аналоговых сигналов, причем вторые входы указанных трех бло ков перемножения подсоединены к .выходу арккосинусного преобразователя через последовательно включенные одноквадрантный преобразователь вида у=1/5’Р х,второй вход первого блокаперемножения и масштабный усилитель.

[27

21 Зьгх. 1 (к Зенгп.ф.Я) _о , , 24 ^Вх·³ &х.2 βχ.1

ПЗУ

ПЗУ

5—I АЦП ПЗУ /sin цм

22 вь/х.2

Фиг. 2