JPS62169206A - プログラマブルコントロ−ラ装置 - Google Patents
プログラマブルコントロ−ラ装置Info
- Publication number
- JPS62169206A JPS62169206A JP1026486A JP1026486A JPS62169206A JP S62169206 A JPS62169206 A JP S62169206A JP 1026486 A JP1026486 A JP 1026486A JP 1026486 A JP1026486 A JP 1026486A JP S62169206 A JPS62169206 A JP S62169206A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- card
- information
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 abstract description 6
- 239000000470 constituent Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は入出力カードを用いて入出力を行うプログラマ
ブルコントローラ装置に関するものである。
ブルコントローラ装置に関するものである。
プログラマブルコントローラの人出力を入出力カードを
用いて行うとき、従来は、入出力の種別およびアドレス
は各カードごとにプログラミング装置によって指定され
ている。
用いて行うとき、従来は、入出力の種別およびアドレス
は各カードごとにプログラミング装置によって指定され
ている。
すなわち、第４図に示すように、入出力カード６−１〜
８−Ｈのカード種別はプログラミング装置１を介して順
次情報メモリ３に登録され、その順番に対応して入出力
カード６−１〜６−Ｎのアドレスが決定される。
８−Ｈのカード種別はプログラミング装置１を介して順
次情報メモリ３に登録され、その順番に対応して入出力
カード６−１〜６−Ｎのアドレスが決定される。
各入出力カード６−１〜６−ＮがＣＰＵ ２およびデー
タメモリ４に対してデータの授受を行うときは、情報メ
モリ３の内容に従って、内部バス８、バッファ５、入出
カバスフを介してデータが入出力される。
タメモリ４に対してデータの授受を行うときは、情報メ
モリ３の内容に従って、内部バス８、バッファ５、入出
カバスフを介してデータが入出力される。
しかしながら上記従来の装置では、ＣＰＵ ２が行う入
出力処理はすべてプログラミング装置１によって入力さ
れた情報メモリ３の内容に従って一方的に行われるので
、入出力カード６−１〜６−Ｎに対して順次人力されな
ければならないというわずらしさかあり、また、実際の
人出カカード６−１〜６−Ｎと一致した正しい入出力処
理が行われているかのチェックが難しいという問題があ
る。
出力処理はすべてプログラミング装置１によって入力さ
れた情報メモリ３の内容に従って一方的に行われるので
、入出力カード６−１〜６−Ｎに対して順次人力されな
ければならないというわずらしさかあり、また、実際の
人出カカード６−１〜６−Ｎと一致した正しい入出力処
理が行われているかのチェックが難しいという問題があ
る。
本発明は、人出力カードに識別情報を付加することによ
って、入出力カードの種別およびアドレスを自動割りつ
けできる合理的なプログラマブルコントローラ装置を提
供することを目的としている。
って、入出力カードの種別およびアドレスを自動割りつ
けできる合理的なプログラマブルコントローラ装置を提
供することを目的としている。
本発明は、入出力カードを用いてデータの入出力を行う
プログラマブルコントローラ装置において、各入出力カ
ードにカードの入出力種別および語数構成の情報を記憶
する入出力情報回路を設けると共に＋ ＣＰＵ側に各入
出力カードの情報を加算して各入出力カードの物理アド
レスを自動的に割付けるアドレス加算回路を設け、これ
によって各入出力の物理アドレスおよび入出力情報を自
動的に決定でき、能率的なプログラミングと人出カ処理
のミス防止を可能にしたものである。
プログラマブルコントローラ装置において、各入出力カ
ードにカードの入出力種別および語数構成の情報を記憶
する入出力情報回路を設けると共に＋ ＣＰＵ側に各入
出力カードの情報を加算して各入出力カードの物理アド
レスを自動的に割付けるアドレス加算回路を設け、これ
によって各入出力の物理アドレスおよび入出力情報を自
動的に決定でき、能率的なプログラミングと人出カ処理
のミス防止を可能にしたものである。
〔発明の実施例〕
本発明の一実施例を第１図に示す。
第１図において、入出力カード６−１〜６−Ｎにはそれ
ぞれカードの種類および構成語数を記憶する情報回路１
１が設けられており、これらの入出力情報は入出力情報
制御信号バス１０、アドレス加算回路９およびバッファ
５を介してＣＰＵ ２から任意に読出され、情報メモリ
３に記憶される。
ぞれカードの種類および構成語数を記憶する情報回路１
１が設けられており、これらの入出力情報は入出力情報
制御信号バス１０、アドレス加算回路９およびバッファ
５を介してＣＰＵ ２から任意に読出され、情報メモリ
３に記憶される。
アドレス加算回路９は先頭の入出力カードから順次、各
カードの構成語に対して固定されたアドレスを生成する
。
カードの構成語に対して固定されたアドレスを生成する
。
すなわち、カードの種類を示す先頭からの相対カード番
号をｎ、そのカードの相対語番号をｍ、先頭カードの先
頭アドレスをＹｏ、各カードのアドレス長をＡ、客語の
アドレス長をＢとすると、各カードの先頭アドレスＹｎ
は Ｙｎ＝Ｙｏ ＋ Ａ Ｘ ｎ 客語のアドレスＹｍは Ｙｍ＝Ｙｏ ＋ ＡＸｎ十ＢＸｍ であたえられる。
号をｎ、そのカードの相対語番号をｍ、先頭カードの先
頭アドレスをＹｏ、各カードのアドレス長をＡ、客語の
アドレス長をＢとすると、各カードの先頭アドレスＹｎ
は Ｙｎ＝Ｙｏ ＋ Ａ Ｘ ｎ 客語のアドレスＹｍは Ｙｍ＝Ｙｏ ＋ ＡＸｎ十ＢＸｍ であたえられる。
上記入出力情報回路１１の詳細を第２図に示す。
第２図において、ＣＰＵ側装置１２から入出力カード６
に対するアドレス１３および読出し信号１４が出される
と、指定された入出力カードはステータス／データ切換
回路１５から出されるステータス要求ｆｆ１号１６によ
ってデータ切換回路１８をステータス回路２２の側に切
換え、ＣＰＵ側装置１２のアクセスによって入出力情報
２０（カード種別）および２１（構成語数）が読出され
、ＣＰＵ側装置１２内にあるアドレス加算回路９を介し
て入出力カードの物理アドレス空間が割付けられる。
に対するアドレス１３および読出し信号１４が出される
と、指定された入出力カードはステータス／データ切換
回路１５から出されるステータス要求ｆｆ１号１６によ
ってデータ切換回路１８をステータス回路２２の側に切
換え、ＣＰＵ側装置１２のアクセスによって入出力情報
２０（カード種別）および２１（構成語数）が読出され
、ＣＰＵ側装置１２内にあるアドレス加算回路９を介し
て入出力カードの物理アドレス空間が割付けられる。
読出しく６号１４が出てないときは、データ切換回路１
８は内部データバス１９を選択し、バッファ２３に外部
回路２４からデータを入力するか、または外部回路２４
ヘデータを出力する。
８は内部データバス１９を選択し、バッファ２３に外部
回路２４からデータを入力するか、または外部回路２４
ヘデータを出力する。
第３図はアドレス自動割付けの一例を示しており、実装
されている入出力カードの先頭カード（カード０）が２
語構成の入力で先頭アドレスＹ。
されている入出力カードの先頭カード（カード０）が２
語構成の入力で先頭アドレスＹ。
とすれば、カード０の物理アドレス空間にアドレスＹｏ
およびＹｏ＋Ｂの２語が登録される。
およびＹｏ＋Ｂの２語が登録される。
同様に次のカード（カード１）が出力で１語構成とする
と、その物理アドレス空間の先頭アドレスＹｏ＋Ａが登
録される。さらに次のカード（カード２）が出力で４語
構成とすると、 Ｙｏ＋２Ａ、 Ｙｏ＋２Ａ＋ Ｂ 、
Ｙｏ＋２Ａ＋２８． Ｙｏ＋２Ａ＋３Ｂが順次登録さ
れ、これによって入出力カードの入出力種別を含むアド
レスの自動割付けが行われる。
と、その物理アドレス空間の先頭アドレスＹｏ＋Ａが登
録される。さらに次のカード（カード２）が出力で４語
構成とすると、 Ｙｏ＋２Ａ、 Ｙｏ＋２Ａ＋ Ｂ 、
Ｙｏ＋２Ａ＋２８． Ｙｏ＋２Ａ＋３Ｂが順次登録さ
れ、これによって入出力カードの入出力種別を含むアド
レスの自動割付けが行われる。
以上説明したように本発明によれば、各入出力カードに
カードの種別および構成語数の情報を付加し、 ｃｐｕ
側のアドレス加算回路を用いて各カードの物理アドレス
空間を演算によってあたえているので、各入出力の物理
アドレスおよび入出力情報を自動的に決定でき、これに
よって能率的なプログラミングを可能にすると共に誤っ
た入出力処理を防止できる合理的なプログラマブルコン
トローラ装置が得られる。
カードの種別および構成語数の情報を付加し、 ｃｐｕ
側のアドレス加算回路を用いて各カードの物理アドレス
空間を演算によってあたえているので、各入出力の物理
アドレスおよび入出力情報を自動的に決定でき、これに
よって能率的なプログラミングを可能にすると共に誤っ
た入出力処理を防止できる合理的なプログラマブルコン
トローラ装置が得られる。
第１図は本発明の一実施例を示す系統図、第２図は第１
図における入出力情報回路の詳細を示す回路図、第３図
はカードの物理アドレスの割付は状態の一例を示す図、
第４図は従来の人出カ方法の一例を示す系統図である。 １・・・プログラミング′４Ａ置 ２・・・ＣＰＵ ３・・・情報メモリ４・
・・データメモリ ５，２３・・・バッファ６・・
・入出力カード ７・・・入出力バス８・・・内部
バス ９・・・アドレス加算回路１１・・・入
出力情報回路 １２・・・ＣＰＵ側装置１３・・・ア
ドレスバス １５・・・ステータス／データ切換回路１７・・・デー
タバス １８・・・データ切換回路２２・・・ス
テータス回路 ２４・・・外部回路（８７３３）
代理人 弁理士 猪 股 祥 晃（ほか１名）第２図
図における入出力情報回路の詳細を示す回路図、第３図
はカードの物理アドレスの割付は状態の一例を示す図、
第４図は従来の人出カ方法の一例を示す系統図である。 １・・・プログラミング′４Ａ置 ２・・・ＣＰＵ ３・・・情報メモリ４・
・・データメモリ ５，２３・・・バッファ６・・
・入出力カード ７・・・入出力バス８・・・内部
バス ９・・・アドレス加算回路１１・・・入
出力情報回路 １２・・・ＣＰＵ側装置１３・・・ア
ドレスバス １５・・・ステータス／データ切換回路１７・・・デー
タバス １８・・・データ切換回路２２・・・ス
テータス回路 ２４・・・外部回路（８７３３）
代理人 弁理士 猪 股 祥 晃（ほか１名）第２図
Claims (1)
- 入出力カードを用いてデータの入出力を行うプログラマ
ブルコントローラ装置において、各入出力カードにカー
ドの入出力種別および語数構成の情報を記憶する入出力
情報を記憶する入出力情報回路を設けると共に、ＣＰＵ
側に各入出力カードの情報を加算して各入出力カードの
物理アドレスを自動的に割付けるアドレス加算回路を設
けたことを特徴とするプログラマブルコントローラ装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61010264A JPH0731523B2 (ja) | 1986-01-22 | 1986-01-22 | プログラマブルコントロ−ラ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61010264A JPH0731523B2 (ja) | 1986-01-22 | 1986-01-22 | プログラマブルコントロ−ラ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62169206A true JPS62169206A (ja) | 1987-07-25 |
| JPH0731523B2 JPH0731523B2 (ja) | 1995-04-10 |
Family
ID=11745452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61010264A Expired - Lifetime JPH0731523B2 (ja) | 1986-01-22 | 1986-01-22 | プログラマブルコントロ−ラ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731523B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021003A (ja) * | 1988-06-09 | 1990-01-05 | Fuji Electric Co Ltd | プログラマブルコントローラにおけるシステム構築方法 |
| JPH02150904A (ja) * | 1988-12-01 | 1990-06-11 | Keyence Corp | 入出力制御装置 |
| EP0619538A1 (en) * | 1993-04-08 | 1994-10-12 | International Business Machines Corporation | Control apparatus for an automated production system workcell |
| JP2008171453A (ja) * | 1998-11-16 | 2008-07-24 | Denso Wave Inc | プログラマブル制御装置システム |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57197609A (en) * | 1981-05-29 | 1982-12-03 | Omron Tateisi Electronics Co | Programmable logic controller |
| JPS5883376A (ja) * | 1981-11-12 | 1983-05-19 | Mitsubishi Electric Corp | アドレス選択回路 |
| JPS58106608A (ja) * | 1981-12-18 | 1983-06-25 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラの入出力装置 |
| JPS6039163U (ja) * | 1983-08-26 | 1985-03-18 | 株式会社日立製作所 | 外部入出力装置 |
-
1986
- 1986-01-22 JP JP61010264A patent/JPH0731523B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57197609A (en) * | 1981-05-29 | 1982-12-03 | Omron Tateisi Electronics Co | Programmable logic controller |
| JPS5883376A (ja) * | 1981-11-12 | 1983-05-19 | Mitsubishi Electric Corp | アドレス選択回路 |
| JPS58106608A (ja) * | 1981-12-18 | 1983-06-25 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラの入出力装置 |
| JPS6039163U (ja) * | 1983-08-26 | 1985-03-18 | 株式会社日立製作所 | 外部入出力装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021003A (ja) * | 1988-06-09 | 1990-01-05 | Fuji Electric Co Ltd | プログラマブルコントローラにおけるシステム構築方法 |
| JPH02150904A (ja) * | 1988-12-01 | 1990-06-11 | Keyence Corp | 入出力制御装置 |
| EP0619538A1 (en) * | 1993-04-08 | 1994-10-12 | International Business Machines Corporation | Control apparatus for an automated production system workcell |
| JP2008171453A (ja) * | 1998-11-16 | 2008-07-24 | Denso Wave Inc | プログラマブル制御装置システム |
| JP4710925B2 (ja) * | 1998-11-16 | 2011-06-29 | 株式会社デンソーウェーブ | プログラマブル制御装置システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0731523B2 (ja) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0074396A4 (en) | MULTIPLE DIGITAL DEVICE SYSTEM. | |
| JPS5943786B2 (ja) | 記憶装置のアクセス方式 | |
| JP2774862B2 (ja) | Ｄｍａ制御装置および情報処理装置 | |
| JPS62169206A (ja) | プログラマブルコントロ−ラ装置 | |
| JPS63116258A (ja) | デ−タ処理システム | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JPS58101361A (ja) | デ−タ処理装置 | |
| JPH05324534A (ja) | Ｄｍａ転送方式 | |
| JPH05342116A (ja) | マイクロプロセッサ | |
| JPS5819968A (ja) | アドレス指定方式 | |
| JPS5936833A (ja) | デ−タ処理装置 | |
| JPS5994127A (ja) | バツフア制御装置 | |
| JPS5839359A (ja) | 外部記憶装置のプログラム登録方法 | |
| JPS6073769A (ja) | システム・ライタの入出力拡張方式 | |
| JPS5848299A (ja) | メモリの故障診断装置 | |
| JPS6242235A (ja) | 仮想スタツク方式 | |
| JPH0766032B2 (ja) | テストシステム | |
| JPS59189432A (ja) | ダイレクトメモリアクセスによるメモリ格納方式 | |
| JPH077372B2 (ja) | アドレス割当て装置 | |
| JPH02135560A (ja) | アドレスの割付方法 | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPH06168074A (ja) | 共通入出力装置 | |
| JPH0855081A (ja) | データ転送装置 | |
| JPH02304615A (ja) | 並列ディスク制御バッファの割当て方式 | |
| JPS5854453A (ja) | スキヤン・システムの試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |