JPS5848299A - メモリの故障診断装置 - Google Patents
メモリの故障診断装置Info
- Publication number
- JPS5848299A JPS5848299A JP56145344A JP14534481A JPS5848299A JP S5848299 A JPS5848299 A JP S5848299A JP 56145344 A JP56145344 A JP 56145344A JP 14534481 A JP14534481 A JP 14534481A JP S5848299 A JPS5848299 A JP S5848299A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuit
- fault
- contents
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
Landscapes
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、たとえばコンピュータなどに含まれているラ
ンダムアクセスメモリなどのメモリの故障診断を行なう
装置に関する。
ンダムアクセスメモリなどのメモリの故障診断を行なう
装置に関する。
従来から、ランダムアクセスメモリの故障診断のために
は、プログラム動作によって行なわれるチェックサム手
法が用いられている。中央処理装＃！ｔは、故障診断さ
れるべきランダムアクセスメモリに格納したストア内容
を合計し、その下位８ピツ′トをチェックサムと呼ぶ診
断用デ、−夕として用い、チェックサムをそのランダム
アクセスメモリの予め足めたストア領域にストアしてお
く。中央処理装［ニ、一定の周期でチェックサム演算ｔ
−ｈり返し、その演算結果と予めストアされているチェ
ックサムの値とを比軟する。ランダムアクセスメそりの
ストア内容が変東されない期間中は、チェックサムの演
算結果と前記予め定めたストア領域にストアしてるるチ
ェックサムの値とは一致して正常でるることが検出され
、また不一致であれば故障が生じているものとして検出
される。このようなチェックサム手法では、プログラム
動作の実行によって故障診断が行なわれるので、中央処
塊鉄臘の負担が増え、またそのために比転的長い時間を
必敏とする。
は、プログラム動作によって行なわれるチェックサム手
法が用いられている。中央処理装＃！ｔは、故障診断さ
れるべきランダムアクセスメモリに格納したストア内容
を合計し、その下位８ピツ′トをチェックサムと呼ぶ診
断用デ、−夕として用い、チェックサムをそのランダム
アクセスメモリの予め足めたストア領域にストアしてお
く。中央処理装［ニ、一定の周期でチェックサム演算ｔ
−ｈり返し、その演算結果と予めストアされているチェ
ックサムの値とを比軟する。ランダムアクセスメそりの
ストア内容が変東されない期間中は、チェックサムの演
算結果と前記予め定めたストア領域にストアしてるるチ
ェックサムの値とは一致して正常でるることが検出され
、また不一致であれば故障が生じているものとして検出
される。このようなチェックサム手法では、プログラム
動作の実行によって故障診断が行なわれるので、中央処
塊鉄臘の負担が増え、またそのために比転的長い時間を
必敏とする。
本発明の目的は、メモリの故＠＃診購を簡便に７１なう
ことができるメモリの故障診断装ｆｆｉを提供すること
でるる。
ことができるメモリの故障診断装ｆｆｉを提供すること
でるる。
第１図は、不発明の一笑り例のブロック図である。中央
処理装置ｋ１２とプログラマブルリードオンリメモリ１
３とは、アドレスバス１４、デ’−１パス１５、耽出し
くｊ号うイン１６および４に込み信号ライン１７に接−
され、ランダムアクセスメモリ５とともにプログラム動
作ｔ−笑行する。このランダムアクセスメモリ５は、本
発明に征って故障杉鵬が行なわれる。耽出し信号ライン
ｌ−６からの凱出し信号がハイレベルになったとき、メ
モリ５゜１３の読出し動作は行なわれず、ローレベルで
るるとき院出し動作が行なわれる。
処理装置ｋ１２とプログラマブルリードオンリメモリ１
３とは、アドレスバス１４、デ’−１パス１５、耽出し
くｊ号うイン１６および４に込み信号ライン１７に接−
され、ランダムアクセスメモリ５とともにプログラム動
作ｔ−笑行する。このランダムアクセスメモリ５は、本
発明に征って故障杉鵬が行なわれる。耽出し信号ライン
ｌ−６からの凱出し信号がハイレベルになったとき、メ
モリ５゜１３の読出し動作は行なわれず、ローレベルで
るるとき院出し動作が行なわれる。
故障診断時にランダムアクセスメモリ５のストア狐域を
アドレス指定するためのアドレス指矩回＃６１８は、１
６進の２つのカウンタ１．２を含む。
アドレス指定するためのアドレス指矩回＃６１８は、１
６進の２つのカウンタ１．２を含む。
このカウンタ１．２は、ライン１９に介する庵期的なり
ロック信号に同期して計数値の箒から６４までカウント
動作を繰返して行なう。バッファ３は、３ステー）ｉｉ
’Ｌ、続出し１６号ライン１６がハイレベルであるとき
だけカウンタｌ、２の出力’ＩＯＲ回路−４に与える。
ロック信号に同期して計数値の箒から６４までカウント
動作を繰返して行なう。バッファ３は、３ステー）ｉｉ
’Ｌ、続出し１６号ライン１６がハイレベルであるとき
だけカウンタｌ、２の出力’ＩＯＲ回路−４に与える。
ＯＲ（ロ）路４は、ＯＲ素子のスタックから構成される
。この０ＲＩＮ！１Ｍ４には、アドレスバス１４ｉ介す
る中央処理装置１１２からの゛アドレス指定信号が与え
られる０゛バスバツフア３は、耽出し信号ライン１６が
ローレベル′であり、したがって−中央処理装置１２が
続出しｆｌｌｊ Ｉｌを行なわないときにだけカウンタ
１．２からの信号導出゛するので、ランダムアクセスメ
モリ５に与えられるアドレス指定４６号が破壊されるこ
とはない。
。この０ＲＩＮ！１Ｍ４には、アドレスバス１４ｉ介す
る中央処理装置１１２からの゛アドレス指定信号が与え
られる０゛バスバツフア３は、耽出し信号ライン１６が
ローレベル′であり、したがって−中央処理装置１２が
続出しｆｌｌｊ Ｉｌを行なわないときにだけカウンタ
１．２からの信号導出゛するので、ランダムアクセスメ
モリ５に与えられるアドレス指定４６号が破壊されるこ
とはない。
デコーダ２０は、ＯＲゲート２１，２２、ＮＯＲゲート
２３およびＮＡＮＤゲート２４ｔ−含み、カウンタ１，
２から出力されたアドレス物足信号ｔデコードし、ラン
ダムアクセスメモリ５の入力ｍ子ＯＢにチップセレクト
ａ−Ｉｉ！Ｆｔ与える。ランダムアク、セスメモリ５は
端子Ｏ８にローレベルの信号が与えられるとき、能動化
される。
２３およびＮＡＮＤゲート２４ｔ−含み、カウンタ１，
２から出力されたアドレス物足信号ｔデコードし、ラン
ダムアクセスメモリ５の入力ｍ子ＯＢにチップセレクト
ａ−Ｉｉ！Ｆｔ与える。ランダムアク、セスメモリ５は
端子Ｏ８にローレベルの信号が与えられるとき、能動化
される。
ライン１９には、クロック発生回路２５から分陶回路８
によって分鵬されたクロック信号が導出される。このク
ロック信号は、カウンタ７に与えられる。カウンタ７は
、ランダムアクセスメモリ５のストア内容を横置するた
めの故障診断用信号をライン１９からのブロック信号に
同期して一致検出回銘６に導出する。
によって分鵬されたクロック信号が導出される。このク
ロック信号は、カウンタ７に与えられる。カウンタ７は
、ランダムアクセスメモリ５のストア内容を横置するた
めの故障診断用信号をライン１９からのブロック信号に
同期して一致検出回銘６に導出する。
ランダムアクセスメモリ５のストア領域にストアされて
いる内！８は、読出し信号ライン１６がローレベルであ
るときパスバッファ９を介して一紋枳出回路６に与えら
れる０ランダムアクセスメモーリ５のストア領域にスト
アされている内容は、読出し信号ライン１６がノ〜イレ
ベルであるとき、ノくスバッファ９を介して一致検出１
日路６に４見られる。読出し信号ライン１６がローレベ
ルであるときには、う／ダムアクセスメモリ５のストア
領域にストア噛れている内容は、パスバッファＩＯ’に
介してデータバス１５に与えられる。
いる内！８は、読出し信号ライン１６がローレベルであ
るときパスバッファ９を介して一紋枳出回路６に与えら
れる０ランダムアクセスメモーリ５のストア領域にスト
アされている内容は、読出し信号ライン１６がノ〜イレ
ベルであるとき、ノくスバッファ９を介して一致検出１
日路６に４見られる。読出し信号ライン１６がローレベ
ルであるときには、う／ダムアクセスメモリ５のストア
領域にストア噛れている内容は、パスバッファＩＯ’に
介してデータバス１５に与えられる。
第２図は一致恢出回Ｗ！Ｉ６の具体的な榊戚を示す０バ
スバツフア９を弁するランダムアクセスメモリ５からの
ストア内容と、カウンタ７からの故陣診鵬用情号とは、
排他的−理独グート２６〜２９からＮＯＲケート３０，
３１さらにはＮＡＮりゲート３２’ｅＭてパスバッファ
３３に与えられる。パスバッファ３３は、続出し信号ラ
イン１６がローレベルでろって中央処理装［１２からの
アドレスバス１４’ｌｉ−弁するアドレス指定信号がデ
コーダ３４゛に与えられたとき、ＮＡＲＤゲート３２か
らの出力をデータバス１５會介して中央処理装置１２に
与える。こうしてパスバッファ９全介するランダムアゲ
セスメモリ５からのストア内容と、カラ”ンタ７からの
故障診断用信号とが一致したとき、ＷＡＮＤゲート３２
したがってパスバッツ７３３は、ハイレベルの信号を導
出する。パスバッファ３３はラッチ機能を有してもよい
。
スバツフア９を弁するランダムアクセスメモリ５からの
ストア内容と、カウンタ７からの故陣診鵬用情号とは、
排他的−理独グート２６〜２９からＮＯＲケート３０，
３１さらにはＮＡＮりゲート３２’ｅＭてパスバッファ
３３に与えられる。パスバッファ３３は、続出し信号ラ
イン１６がローレベルでろって中央処理装［１２からの
アドレスバス１４’ｌｉ−弁するアドレス指定信号がデ
コーダ３４゛に与えられたとき、ＮＡＲＤゲート３２か
らの出力をデータバス１５會介して中央処理装置１２に
与える。こうしてパスバッファ９全介するランダムアゲ
セスメモリ５からのストア内容と、カラ”ンタ７からの
故障診断用信号とが一致したとき、ＷＡＮＤゲート３２
したがってパスバッツ７３３は、ハイレベルの信号を導
出する。パスバッファ３３はラッチ機能を有してもよい
。
カウンタ７は、５巡の計数値をライン１９からのクロッ
ク信号に応答して′ＯＭ環して繰り返して導出する。ラ
ンダムアクセスメモリ５の予め定めたストア領域には、
カウンタ７からの故障診断用信号と−ｊ−の内容がスト
アされており、カウンタｌ。
ク信号に応答して′ＯＭ環して繰り返して導出する。ラ
ンダムアクセスメモリ５の予め定めたストア領域には、
カウンタ７からの故障診断用信号と−ｊ−の内容がスト
アされており、カウンタｌ。
２はこのストア領域を順次的にアドレス推定する０ラン
ダムアクセスメモリ５に与えられるアドレスバス１４か
らのアドレス指定信号は、たとえば１６ビツトとし、上
位８ビツトをカウンタ１，２からの信号によって侍、下
位８ビツトを零としたときには、カウンタ１，２の計数
１１１が１つずつ増加してゆくにつれて、パスバッファ
３から９Ｒ（ロ）路４を経てランダムアクセスメモリ５
に与えられるアドレス信号は、４ビツトずつをまとめて
衣わすと、ｌ Ａ２００ Ｊ−１Ａ３００ Ｊ−ｒＡａ
ｕｏ Ｊのように賞化し、ランダムアクセスメモリ５の
ストア領域のアドレスが分散して指定される。ムはカラ
ン／ｌの出力ヲ衆わす。ランダムアクセスメモリ５のス
トア領域が分散してアドレス指定されることにより、ラ
ンダムアクセスメモリ５の全体の故障診断を行なうこと
ができて仙台がよい。こうしてカウンタ１，２からの出
力によってアドレス指定されるストア領域に唄次的にカ
ウンタ７の故陣診ｗｒ用信号と同−内容がストアされる
のである。読出し信号ライン１６がノ１イレベルノトキ
、パスバッファ３會介するカウンタ１，２からのアドレ
ス指定信号によってランダムアクセスメモリ５のストア
置載が編久的にアドレス指冗場れ、これによってラン−
ムアクセスメモリ５のアドレス指定されたストア領域に
ストアきれている内容は、パスバッファ９から一致検出
回路６に与えられる。
ダムアクセスメモリ５に与えられるアドレスバス１４か
らのアドレス指定信号は、たとえば１６ビツトとし、上
位８ビツトをカウンタ１，２からの信号によって侍、下
位８ビツトを零としたときには、カウンタ１，２の計数
１１１が１つずつ増加してゆくにつれて、パスバッファ
３から９Ｒ（ロ）路４を経てランダムアクセスメモリ５
に与えられるアドレス信号は、４ビツトずつをまとめて
衣わすと、ｌ Ａ２００ Ｊ−１Ａ３００ Ｊ−ｒＡａ
ｕｏ Ｊのように賞化し、ランダムアクセスメモリ５の
ストア領域のアドレスが分散して指定される。ムはカラ
ン／ｌの出力ヲ衆わす。ランダムアクセスメモリ５のス
トア領域が分散してアドレス指定されることにより、ラ
ンダムアクセスメモリ５の全体の故障診断を行なうこと
ができて仙台がよい。こうしてカウンタ１，２からの出
力によってアドレス指定されるストア領域に唄次的にカ
ウンタ７の故陣診ｗｒ用信号と同−内容がストアされる
のである。読出し信号ライン１６がノ１イレベルノトキ
、パスバッファ３會介するカウンタ１，２からのアドレ
ス指定信号によってランダムアクセスメモリ５のストア
置載が編久的にアドレス指冗場れ、これによってラン−
ムアクセスメモリ５のアドレス指定されたストア領域に
ストアきれている内容は、パスバッファ９から一致検出
回路６に与えられる。
これと同時に、カウンタ７からの信号もまた同期ｊ＋Ｊ
に一致検出回路６に与えられる〇一致検出回一６からの
出力は、前述のようにしてデータルス１５會弁して中央
処理装置１２に与えら゛れる。こうしてラン−タムアク
セスメモリ５の故障診断が行な。
に一致検出回路６に与えられる〇一致検出回一６からの
出力は、前述のようにしてデータルス１５會弁して中央
処理装置１２に与えら゛れる。こうしてラン−タムアク
セスメモリ５の故障診断が行な。
われる。
第３図は中火処理装置１２會含むＤＭＡ（ｄｉｒ、ｅｃ
ｔｍｅｍｏｒンａｃｃｅｓｓ ）転送を行なうことがで
きる装置のブロック図でろる。メモリ４２とメモリ５６
との間でＤＭＡ転送が行なわれ、中火処理装置１２はメ
モリ４５．４“６の闇でデータ會父換する。コントロー
ルパス５３、アドレスバス５４およびデータバス５５に
は、３ステートのパスバッフ７４７〜５１が介在されて
いる。ＤＭＡ転送を行なうｖこめたっては、九丁中火処
！装置１２は、ＤＭＡコントローラ４１に、ＤＭＡ転送
１ｍＴｈアドレスおよびデータ払込にヶ：！ｊ５Ｆ、わ
す信号を与える。つぎに、中央処３１！Ｉｌ鉄１１１２
はＤＭＡコントローラ４１がデータ転送を行なう区間を
アドレスバス５４およびデータバス５５などから切如は
なすために、パスバッファ４８にデータラッチ回ｍ５２
＋介してフロート値求１ｃ＋ ＋、ｆｃ与える。そこで
ＤＭＡコントローラ４１は、中火処理装置１２に対して
ＤＭＡ転送＠＠始ｔ−通知するホールドリクエスト信号
を発生し、出力ボート４３にラッチさせる。中央処理装
［１２は、出力ホート４３のストア内容ヲ予め足めた時
間間隔でサンプリングして、検出する。中央処理装＠１
２は、このサンプリング動作の結果、ホールドリクエス
ト信号が発生していることを検出すると、ＤＭＡコント
ローラ４１に対してそのホールドリクエスト信号ｔ−受
個したことを通知するために、データラッチ回路５２を
介してホールドアクノリッジＪｌ′ｔ−ＤＭＡコントロ
ーラ４１に与える。これによってＤＭＡコントローラ４
１Ｕ。
ｔｍｅｍｏｒンａｃｃｅｓｓ ）転送を行なうことがで
きる装置のブロック図でろる。メモリ４２とメモリ５６
との間でＤＭＡ転送が行なわれ、中火処理装置１２はメ
モリ４５．４“６の闇でデータ會父換する。コントロー
ルパス５３、アドレスバス５４およびデータバス５５に
は、３ステートのパスバッフ７４７〜５１が介在されて
いる。ＤＭＡ転送を行なうｖこめたっては、九丁中火処
！装置１２は、ＤＭＡコントローラ４１に、ＤＭＡ転送
１ｍＴｈアドレスおよびデータ払込にヶ：！ｊ５Ｆ、わ
す信号を与える。つぎに、中央処３１！Ｉｌ鉄１１１２
はＤＭＡコントローラ４１がデータ転送を行なう区間を
アドレスバス５４およびデータバス５５などから切如は
なすために、パスバッファ４８にデータラッチ回ｍ５２
＋介してフロート値求１ｃ＋ ＋、ｆｃ与える。そこで
ＤＭＡコントローラ４１は、中火処理装置１２に対して
ＤＭＡ転送＠＠始ｔ−通知するホールドリクエスト信号
を発生し、出力ボート４３にラッチさせる。中央処理装
［１２は、出力ホート４３のストア内容ヲ予め足めた時
間間隔でサンプリングして、検出する。中央処理装＠１
２は、このサンプリング動作の結果、ホールドリクエス
ト信号が発生していることを検出すると、ＤＭＡコント
ローラ４１に対してそのホールドリクエスト信号ｔ−受
個したことを通知するために、データラッチ回路５２を
介してホールドアクノリッジＪｌ′ｔ−ＤＭＡコントロ
ーラ４１に与える。これによってＤＭＡコントローラ４
１Ｕ。
ＤＭＡ転送動作をメモ１Ｊ４１．５６間で竹なう。
ＤＭＡ転送動作中には、中央処理装置ｔ１２はメモリ４
５．４６とデータ変換を行なうことができる０上述の第
１図示のランダムアクセスメモリ５は、メモリ４２，４
５，４６．５６のうちの１つであってもよい。
５．４６とデータ変換を行なうことができる０上述の第
１図示のランダムアクセスメモリ５は、メモリ４２，４
５，４６．５６のうちの１つであってもよい。
第３図示の実施例によ−れば、ＤＭＡ転送が行なわれて
いる間において、中央処理装＠１２はプログラム動作を
実行することができるので、中央処理装置１２の運転効
率が同上する０これに比べて先行技研では、Ｄ、ＭＡ転
送動作中においては中央処理！＆檄は、休止しており、
プログラム動作を行なうことができなかった。
いる間において、中央処理装＠１２はプログラム動作を
実行することができるので、中央処理装置１２の運転効
率が同上する０これに比べて先行技研では、Ｄ、ＭＡ転
送動作中においては中央処理！＆檄は、休止しており、
プログラム動作を行なうことができなかった。
本％明は、ランタムアクセスメモリだけでなくその他の
メモリの故障診断を行なうために実施されることができ
る。
メモリの故障診断を行なうために実施されることができ
る。
以上のように本発明によれは、大量のプログラム動作の
実行によることなく、１８便にメモリの故障診断、ｔ−
行なうことができる。
実行によることなく、１８便にメモリの故障診断、ｔ−
行なうことができる。
第１１は本発明の一実施例のブロック４−図、第２図は
第１図に示されている一致検出回路６の具体的な４４成
會示すブロック図、扼３図は中央処理装置１２を含む製
電のブロック図でるる。 １．２．７・・・カウンタ、３．９．１０・・・パスバ
ッファ、４・・・ＯＲ回路、５・・・ランダムアクセス
メモリ、６・・・一致検ｔｉｌｌ−路、１２・・・中央
処理装置、１８・・・アドレス指定回路、２０・・−デ
コーダ代理人 弁理士 自教圭一部
第１図に示されている一致検出回路６の具体的な４４成
會示すブロック図、扼３図は中央処理装置１２を含む製
電のブロック図でるる。 １．２．７・・・カウンタ、３．９．１０・・・パスバ
ッファ、４・・・ＯＲ回路、５・・・ランダムアクセス
メモリ、６・・・一致検ｔｉｌｌ−路、１２・・・中央
処理装置、１８・・・アドレス指定回路、２０・・−デ
コーダ代理人 弁理士 自教圭一部
Claims (1)
- 【特許請求の範囲】 板数のストア領域を有し、各ストア領域に予め建めた内
容がストアされ次故障診断されるべきメモリと、 ストア領域ｔｍ次的にアドレス指定するアドレス札定回
銘と、 アドレス札定回路によるメモリのアドレス指定動作と同
期してアドレス化−されるストア領域にストアされてい
る内容と同一内容の故障診断用信号を順次的に導出する
故障診断用信号発生回路と、ストア領域のストア内容と
故障診断用信号発生回路からの故陣診１＋用佃号とが一
致しているか否かを検出する回路とを含むことｔ−４！
黴とするメモリの故に診断装櫨０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145344A JPS5848299A (ja) | 1981-09-14 | 1981-09-14 | メモリの故障診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145344A JPS5848299A (ja) | 1981-09-14 | 1981-09-14 | メモリの故障診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5848299A true JPS5848299A (ja) | 1983-03-22 |
Family
ID=15383005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56145344A Pending JPS5848299A (ja) | 1981-09-14 | 1981-09-14 | メモリの故障診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848299A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637722A (ja) * | 1986-06-25 | 1988-01-13 | 鐘紡株式会社 | しいたけ人工榾の製法 |
| USPP7339P (en) * | 1987-07-20 | 1990-09-25 | Hokken Sangyo Co., Ltd. | Shiitake mushroom plant named `Hokken 601` |
-
1981
- 1981-09-14 JP JP56145344A patent/JPS5848299A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637722A (ja) * | 1986-06-25 | 1988-01-13 | 鐘紡株式会社 | しいたけ人工榾の製法 |
| JPH0687712B2 (ja) * | 1986-06-25 | 1994-11-09 | カネボウ食品株式会社 | しいたけ人工榾の製法 |
| USPP7339P (en) * | 1987-07-20 | 1990-09-25 | Hokken Sangyo Co., Ltd. | Shiitake mushroom plant named `Hokken 601` |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226153A (en) | Bus monitor with time stamp means for independently capturing and correlating events | |
| US5210862A (en) | Bus monitor with selective capture of independently occuring events from multiple sources | |
| US4360917A (en) | Parity fault locating means | |
| JPS5827541B2 (ja) | ジキテ−プシユウヘンソウチヨウセイギヨキ オヨビ ソノソウチニヨルシレイノサイトライホウホウ ナラビニ デ−タシヨリシステム | |
| RU2137182C1 (ru) | Выполнение инструкции обработки данных | |
| JPS5848299A (ja) | メモリの故障診断装置 | |
| JP2580558B2 (ja) | インタフェース装置 | |
| JP2534314B2 (ja) | 半導体集積回路 | |
| JP2001306411A (ja) | 情報処理装置及び情報処理方法 | |
| EP0434081A2 (en) | Monitor apparatus for selectively detecting signal conditions at points in an operating system | |
| JP2888654B2 (ja) | データ入力制御方式 | |
| JP2890426B2 (ja) | 情報処理装置 | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPH0447855B2 (ja) | ||
| JPH02297650A (ja) | 受信装置 | |
| JPS6326744A (ja) | マイクロプロセツサにおけるメモリバンク切り換え回路 | |
| JPS59144246A (ja) | デ−タ受信制御方式 | |
| JPS58186861A (ja) | エラ−状態ログ方式 | |
| JPS5868148A (ja) | 計算機システム | |
| JPS5650448A (en) | Micro diagnostic system | |
| JPH0486932A (ja) | メモリ障害検出方式 | |
| JPS6042967B2 (ja) | レジスタ制御方式 | |
| JPS6013502B2 (ja) | 構成制御指定方式 | |
| JPH047765A (ja) | Ｅ↑２ｐｒｏｍのデータ読込装置 | |
| JPS5858630A (ja) | 集中制御システムにおけるｄｍａ機能診断方法 |