JPS5854453A - スキヤン・システムの試験方法 - Google Patents
スキヤン・システムの試験方法Info
- Publication number
- JPS5854453A JPS5854453A JP56152666A JP15266681A JPS5854453A JP S5854453 A JPS5854453 A JP S5854453A JP 56152666 A JP56152666 A JP 56152666A JP 15266681 A JP15266681 A JP 15266681A JP S5854453 A JPS5854453 A JP S5854453A
- Authority
- JP
- Japan
- Prior art keywords
- address
- counter
- data
- register
- effective data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報処理システムにお叶る論理回路の試験方式
に関する。近年、情報処理システムに訃いてその記憶装
置／回路は半導体技術の進展に従って情報部１装置の主
記憶として杜高速、大容量化が進められ、他方入出力装
置等の知能化に伴い分散且多様化による用途が拡大して
いる。
に関する。近年、情報処理システムに訃いてその記憶装
置／回路は半導体技術の進展に従って情報部１装置の主
記憶として杜高速、大容量化が進められ、他方入出力装
置等の知能化に伴い分散且多様化による用途が拡大して
いる。
これ等に伴い、増大する夫々の配憶装置／回路に％応す
る試験についても作業の自動化ならびに時間の短縮が期
待されている。
る試験についても作業の自動化ならびに時間の短縮が期
待されている。
スキモノ畳システム蝶ランダムアクうスによるアドレス
方式と直列に連続するフリップフロップ動作素子よ）構
成されるシフトレジスタ方式に大別されるが記憶データ
を鎖状に連続しτｒ憶するシフトレジスタによるスキャ
ンΦシステム祉記憶ｔたは読出動作を行うＫＷｊＡシて
、鎖状に連なる全記憶素子数を走査する必要があるため
、その試−ＫＩＩして被試験体を分割して部分的な試験
を施す場合Ｋｓｐいてｔ１従来祉普試験体となるシフト
レジスタの全記憶素子数に対応した試験データを準備す
る必要があったので、試験データ中に不要のデータが多
くなるという欠点を有していた・ ・本発明はこの欠点
を除去する手段を提供しようとするものである。このた
め、本発明はシフトレジスタよ）なるスキャン・システ
ムの試験方式において、有効データと有効データに対応
するアドレスを記憶する手段を備え、クロック信号に従
い全アドレスを順次走査する計数器の出力と有効デー−
のアドレスとの一致が取れた時はアドレスに対応する有
効データの配憶内容を送出し、一致がとれない時は一定
の固定符号を送出することを轡拳とするものである。
方式と直列に連続するフリップフロップ動作素子よ）構
成されるシフトレジスタ方式に大別されるが記憶データ
を鎖状に連続しτｒ憶するシフトレジスタによるスキャ
ンΦシステム祉記憶ｔたは読出動作を行うＫＷｊＡシて
、鎖状に連なる全記憶素子数を走査する必要があるため
、その試−ＫＩＩして被試験体を分割して部分的な試験
を施す場合Ｋｓｐいてｔ１従来祉普試験体となるシフト
レジスタの全記憶素子数に対応した試験データを準備す
る必要があったので、試験データ中に不要のデータが多
くなるという欠点を有していた・ ・本発明はこの欠点
を除去する手段を提供しようとするものである。このた
め、本発明はシフトレジスタよ）なるスキャン・システ
ムの試験方式において、有効データと有効データに対応
するアドレスを記憶する手段を備え、クロック信号に従
い全アドレスを順次走査する計数器の出力と有効デー−
のアドレスとの一致が取れた時はアドレスに対応する有
効データの配憶内容を送出し、一致がとれない時は一定
の固定符号を送出することを轡拳とするものである。
これによってデータが不要の記憶素子に対応する試験デ
ータ量を削減することが出来る工うになる。
ータ量を削減することが出来る工うになる。
以下図面に従い本発明の一実施例について具体的に説明
する０図は本発明の一実施例によるスキャン拳システム
の試験方式のブロック図である。
する０図は本発明の一実施例によるスキャン拳システム
の試験方式のブロック図である。
図において１１’、１３は計数器、１２．１７は照合器
、１４社アドレスレジスタ、１５はデータレジスタ、１
６は選別器、１７は走査長レジスタ、ＡＮＤはアンド回
路である。
、１４社アドレスレジスタ、１５はデータレジスタ、１
６は選別器、１７は走査長レジスタ、ＡＮＤはアンド回
路である。
クロック信号はＡＮＤＫおける情の入力ゲートに＠１”
が入力される停止状態を除いＣ′″０ｍが入力されてお
〉その都度論理積が得られて計数器１１にクロック信号
が出力される。計数器１１はりｐツク信号が着信する毎
に計数累計し１その信号を照合器１２および１７へ送出
する。アドレスレジスタ１４は計数器１３の計数指定す
るＩＩ−に予め記憶された有効データのアドレスを照合
器１２に出力すると共に有効データを記憶するデータレ
ジスタ１５に出力する。ｍ合器１２はアドレスレジスタ
１４の有効データのアドレスと計数器１１の計数累計（
数）の照合一致を求める。一致が得られた時ｈ−を信号
を選別器１６に入力して選択信号とする一方計数器１３
に人力して計数累計し次のアドレスを出力せしめる０選
択信号を照合器１２よシ得た選別器１６は２対ｌの選択
動作を行いＡ端子を選択してデータレジスタ１５よりの
試験のための有効データを出力する。照合器１２はアド
レスレジスタ】４と針＃を器１１よ多の信号を得ても照
合−散が得られぬ時＠０”信号を出力しこれを受ける選
択器１６はＢ端子を選択して一定信４ｇ＠ｌ”または“
Ｏｍを出力する・このように計数器１１のクロック信号
に従う計数累計ｉ計数器１３の駆動による。アドレスレ
ジスタ１４の出力を常時廃合器１２により照合−欽に従
い、十の都「有効データを出力する。このようにして全
記憶素子数を走査して、予めデータレジスタ１５に１・
憶した有効データをデータレジスタ１５に対応して予信
設定したアドレスを１憶するアドレスレジスタ１４の内
ＩＦＫ従って送出するようにすれは従豪全配憶素子に？
？応して予め配憶しなければならなかった試験データに
ついて、特（分割した部分領斌の試験に適用するときは
必要部分のみを記憶すれば嵐いので従来に比較して少量
の試験データに対するデータレジスタとその記憶作業で
済むように１にる。
が入力される停止状態を除いＣ′″０ｍが入力されてお
〉その都度論理積が得られて計数器１１にクロック信号
が出力される。計数器１１はりｐツク信号が着信する毎
に計数累計し１その信号を照合器１２および１７へ送出
する。アドレスレジスタ１４は計数器１３の計数指定す
るＩＩ−に予め記憶された有効データのアドレスを照合
器１２に出力すると共に有効データを記憶するデータレ
ジスタ１５に出力する。ｍ合器１２はアドレスレジスタ
１４の有効データのアドレスと計数器１１の計数累計（
数）の照合一致を求める。一致が得られた時ｈ−を信号
を選別器１６に入力して選択信号とする一方計数器１３
に人力して計数累計し次のアドレスを出力せしめる０選
択信号を照合器１２よシ得た選別器１６は２対ｌの選択
動作を行いＡ端子を選択してデータレジスタ１５よりの
試験のための有効データを出力する。照合器１２はアド
レスレジスタ】４と針＃を器１１よ多の信号を得ても照
合−散が得られぬ時＠０”信号を出力しこれを受ける選
択器１６はＢ端子を選択して一定信４ｇ＠ｌ”または“
Ｏｍを出力する・このように計数器１１のクロック信号
に従う計数累計ｉ計数器１３の駆動による。アドレスレ
ジスタ１４の出力を常時廃合器１２により照合−欽に従
い、十の都「有効データを出力する。このようにして全
記憶素子数を走査して、予めデータレジスタ１５に１・
憶した有効データをデータレジスタ１５に対応して予信
設定したアドレスを１憶するアドレスレジスタ１４の内
ＩＦＫ従って送出するようにすれは従豪全配憶素子に？
？応して予め配憶しなければならなかった試験データに
ついて、特（分割した部分領斌の試験に適用するときは
必要部分のみを記憶すれば嵐いので従来に比較して少量
の試験データに対するデータレジスタとその記憶作業で
済むように１にる。
尚予め替試験体シフトレジスタの全配憶素子数を設定し
た走査長レジスタ１８の信号と計数器１１の出力信号を
照合する比較器１７によって全記憶素子数の走査が終り
穴時点で一致が得られ信号＠ｌ“が出力され＼ば１試験
体における試験の停止信号として他に送出すると共ＫＡ
ＮＤＫ入力する。Ｃ−ではそのａｔ点でクロック信号と
論理積が得られなく１に転針数ｓ１１への出力ｒｔｅ＜
なり以−〇各動作は自動的に停止する。
た走査長レジスタ１８の信号と計数器１１の出力信号を
照合する比較器１７によって全記憶素子数の走査が終り
穴時点で一致が得られ信号＠ｌ“が出力され＼ば１試験
体における試験の停止信号として他に送出すると共ＫＡ
ＮＤＫ入力する。Ｃ−ではそのａｔ点でクロック信号と
論理積が得られなく１に転針数ｓ１１への出力ｒｔｅ＜
なり以−〇各動作は自動的に停止する。
図は本発明の一実施例における試験方式のブロック図で
ある。１１．１３社計数器、１２は照合器、１４はアド
レスレジスタお↓び１５ｔｊデータレジスタである。
ある。１１．１３社計数器、１２は照合器、１４はアド
レスレジスタお↓び１５ｔｊデータレジスタである。
Claims (1)
- シフトレジスタよ〕なるス中ヤン回路を用いたスキャン
・システムの試験方式Ｋｓ？いて、有効データと有効デ
ータに対応するアドレスを記憶する手段を備え、り胃ツ
ク信号に従い全アドレスを順次走査する計数器の出力と
有効データのアドレスとの一致が取れた時はアドレスに
対応する有効データの記憶内容を送出し、一致がとれな
い時は一定の固定符号を送出することを特徴とするス中
ヤン・システムの試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152666A JPS5854453A (ja) | 1981-09-26 | 1981-09-26 | スキヤン・システムの試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152666A JPS5854453A (ja) | 1981-09-26 | 1981-09-26 | スキヤン・システムの試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5854453A true JPS5854453A (ja) | 1983-03-31 |
| JPS6137652B2 JPS6137652B2 (ja) | 1986-08-25 |
Family
ID=15545431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56152666A Granted JPS5854453A (ja) | 1981-09-26 | 1981-09-26 | スキヤン・システムの試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854453A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6152860U (ja) * | 1984-09-11 | 1986-04-09 |
-
1981
- 1981-09-26 JP JP56152666A patent/JPS5854453A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6137652B2 (ja) | 1986-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3470542A (en) | Modular system design | |
| US4930100A (en) | Programmable pulse input/output processing unit having register types specified by instructions | |
| WO1992010801A1 (en) | Method and apparatus for a minimal memory in-circuit digital tester | |
| US4685144A (en) | Image processing system with transformation detection | |
| US5327363A (en) | Pattern memory circuit for integrated circuit testing apparatus | |
| US5089955A (en) | Programmable counter/timer device with programmable registers having programmable functions | |
| JPS5854453A (ja) | スキヤン・システムの試験方法 | |
| JP5785887B2 (ja) | 試験装置および試験モジュール | |
| US6021121A (en) | Device, method, and apparatus for selecting address words using digital segment filters | |
| US6104728A (en) | Device for selecting address words by demultiplex decoding | |
| JPS6114524B2 (ja) | ||
| JPS59502036A (ja) | 電気回路網のｎ個の端子の間の内部の相互接続構造の検査の方法及び装置 | |
| US5428650A (en) | Method and device for selecting information usable by a local unit connected to a digital transmission system | |
| US6687782B1 (en) | Method and implementation for addressing and accessing an expanded read only memory (ROM) | |
| JPH08287003A (ja) | Ｄｍａコントローラ | |
| JPS59132376A (ja) | パターン読出し試験装置 | |
| KR910002930B1 (ko) | 마이크로콤퓨터용 펄스입출력처리장치 | |
| JPH0520350A (ja) | ベクトル処理装置 | |
| JPS6153579A (ja) | 論理回路機能試験機 | |
| JPS58205286A (ja) | 文字読取制御装置 | |
| SU522502A1 (ru) | Устройство дл сбора и анализа данных о работе электронной вычислительной машины | |
| JPS61198351A (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JPS623371A (ja) | ベクトルデ−タ処理装置 | |
| JPS63229547A (ja) | 記憶装置試験方式 | |
| JPH01297746A (ja) | メモリ診断方式 |