JPS6216550B2 - - Google Patents
Info
- Publication number
- JPS6216550B2 JPS6216550B2 JP53100941A JP10094178A JPS6216550B2 JP S6216550 B2 JPS6216550 B2 JP S6216550B2 JP 53100941 A JP53100941 A JP 53100941A JP 10094178 A JP10094178 A JP 10094178A JP S6216550 B2 JPS6216550 B2 JP S6216550B2
- Authority
- JP
- Japan
- Prior art keywords
- header
- caulking
- lead
- pellet
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000008188 pellet Substances 0.000 claims abstract description 27
- 239000011347 resin Substances 0.000 claims abstract description 20
- 229920005989 resin Polymers 0.000 claims abstract description 20
- 238000007789 sealing Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000005520 cutting process Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 7
- 230000017525 heat dissipation Effects 0.000 claims description 5
- -1 wires Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 3
- 238000002788 crimping Methods 0.000 description 2
- 210000000078 claw Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明はヘツダとリード部材とを組合せての樹
脂封止型半導体装置の組立方法に関するものであ
る。
脂封止型半導体装置の組立方法に関するものであ
る。
出力用半導体集積回路装置（IC）として、複
数のICペレツトを一列に配列して接続できるフ
ープ状のヘツダと、同数のICに要するリードを
一体に形成したリードフレームとを所定の位置関
係をもつてカシメ等によつて固着することにより
金属基板を構成し、この金属基板のヘツダの各
ICペレツトを接続すべき部分にICペレツトを接
続し、次いで、ICペレツトの電極とそれに対応
するリードとを順次ワイヤを介して接続し、次い
で、ICペレツト接続部分及びワイヤ接続部分を
一体に樹脂封止し、その後、ヘツダー及びリード
フレームの不要部分をプレス等によつて切断除去
することにより製造するものがある。
数のICペレツトを一列に配列して接続できるフ
ープ状のヘツダと、同数のICに要するリードを
一体に形成したリードフレームとを所定の位置関
係をもつてカシメ等によつて固着することにより
金属基板を構成し、この金属基板のヘツダの各
ICペレツトを接続すべき部分にICペレツトを接
続し、次いで、ICペレツトの電極とそれに対応
するリードとを順次ワイヤを介して接続し、次い
で、ICペレツト接続部分及びワイヤ接続部分を
一体に樹脂封止し、その後、ヘツダー及びリード
フレームの不要部分をプレス等によつて切断除去
することにより製造するものがある。
このような出力用ICは、比較的複雑な形状に
加工するため厚さに限界があるリードフレーム
と、厚く形成すること等によつて大きい放熱効果
を得ることのできるヘツダとの組合せに金属基板
を構成するので、高集積度でかつ出力を大きくす
ることができる。
加工するため厚さに限界があるリードフレーム
と、厚く形成すること等によつて大きい放熱効果
を得ることのできるヘツダとの組合せに金属基板
を構成するので、高集積度でかつ出力を大きくす
ることができる。
ところが、このようなICの製造に用いるフー
プ状の金属基板は、従来においては、ヘツダーと
リードフレームとの固着部が隣接するICペレツ
ト接続部相互間に位置する非樹脂封止領域部に設
けられていた。それは次のような理由による。す
なわち従来のヘツダは、図示はしないがいわば第
１図ａにおける枠部２のみが連なつた構造となつ
ており、そのヘツダ上に一定間隔をおいて半導体
チツプを固定していた。そして、ヘツダの真上か
らリード部材を近接させ、リード部材に設けらた
爪部でそのヘツダを両サイドからはさみこんでヘ
ツダとリード部材とを接続する構成であつた。そ
して半導体チツプの封止が終わつた後、封止され
ないヘツダおよびリード部材を重ね切り（切断）
して個別の半導体装置に分離していた。このよう
に従来は個別の半導体装置を得るためのカツテイ
ング工程において、その内厚の厚いヘツダを切断
する必要があり、その時にかなりの切断応力がヘ
ツダに加わるのである。仮にこの切断部分が樹脂
封止されたパツケージの近傍で行なわれればその
切断応力によつてパツケージとヘツダとの間に間
隙が生じる恐れが大きい。ゆえにパツケージから
ある程度離れた位置でヘツダを切断せねばなら
ず、前記リード部材とヘツダとの固着部（接続部
ともいう）は必然的にこの切断部近傍に位置して
いるから、接続部はパツケージの外に設けられる
こととなつていたのである。したがつて、固着部
の存在がフープ状金属基板を不要に長くし、材料
の歩留りを悪くする原因となつていた。金属基板
の材料はリードフレーム、ヘツダを問わず高価で
あり、製品価格の低減を図るうえで金属基板の歩
留りの低いことは看過できない問題であつた。
プ状の金属基板は、従来においては、ヘツダーと
リードフレームとの固着部が隣接するICペレツ
ト接続部相互間に位置する非樹脂封止領域部に設
けられていた。それは次のような理由による。す
なわち従来のヘツダは、図示はしないがいわば第
１図ａにおける枠部２のみが連なつた構造となつ
ており、そのヘツダ上に一定間隔をおいて半導体
チツプを固定していた。そして、ヘツダの真上か
らリード部材を近接させ、リード部材に設けらた
爪部でそのヘツダを両サイドからはさみこんでヘ
ツダとリード部材とを接続する構成であつた。そ
して半導体チツプの封止が終わつた後、封止され
ないヘツダおよびリード部材を重ね切り（切断）
して個別の半導体装置に分離していた。このよう
に従来は個別の半導体装置を得るためのカツテイ
ング工程において、その内厚の厚いヘツダを切断
する必要があり、その時にかなりの切断応力がヘ
ツダに加わるのである。仮にこの切断部分が樹脂
封止されたパツケージの近傍で行なわれればその
切断応力によつてパツケージとヘツダとの間に間
隙が生じる恐れが大きい。ゆえにパツケージから
ある程度離れた位置でヘツダを切断せねばなら
ず、前記リード部材とヘツダとの固着部（接続部
ともいう）は必然的にこの切断部近傍に位置して
いるから、接続部はパツケージの外に設けられる
こととなつていたのである。したがつて、固着部
の存在がフープ状金属基板を不要に長くし、材料
の歩留りを悪くする原因となつていた。金属基板
の材料はリードフレーム、ヘツダを問わず高価で
あり、製品価格の低減を図るうえで金属基板の歩
留りの低いことは看過できない問題であつた。
したがつて、本発明は樹脂封止半導体装置の歩
留向上を図ることを目的とするものである。その
目的を達成するために本発明は、第１図ａに示す
如く、枠部２のほかに、半導体チツプが固定され
る個々のヘツダ部４、カシメ部保持用枝部５を有
する厚肉のヘツダ１を用い、リードフレームに設
けられたカシメ用貫通孔とヘツダ部に設けられた
カシメ用突起部６とを固着させてリードフレーム
とヘツダを機械的に接続した構成とする。この場
合、カシメ部保持用枝部５はその終端が封止体８
の内側に位置するようにその長さが短かく形成さ
れる。このために、カシメ部保持用枝部５の終端
はリードフレームの両サイドの外枠よりも内側に
位置することになり枝部５とリードフレームが重
ならない部分が形成される。半導体装置の個別化
（カツテイング）に際しては、上記枝部５と重な
らないリードフレーム部分（例えば貫通孔が設け
られた部分）を切断するとにより行なわれるがヘ
ツダに比べリードフレームは肉厚がうすく、パツ
ケージ８の極近傍でこれを切断してもその切断応
力は小さく、パツケージに間隙が生じることがな
いのである。
留向上を図ることを目的とするものである。その
目的を達成するために本発明は、第１図ａに示す
如く、枠部２のほかに、半導体チツプが固定され
る個々のヘツダ部４、カシメ部保持用枝部５を有
する厚肉のヘツダ１を用い、リードフレームに設
けられたカシメ用貫通孔とヘツダ部に設けられた
カシメ用突起部６とを固着させてリードフレーム
とヘツダを機械的に接続した構成とする。この場
合、カシメ部保持用枝部５はその終端が封止体８
の内側に位置するようにその長さが短かく形成さ
れる。このために、カシメ部保持用枝部５の終端
はリードフレームの両サイドの外枠よりも内側に
位置することになり枝部５とリードフレームが重
ならない部分が形成される。半導体装置の個別化
（カツテイング）に際しては、上記枝部５と重な
らないリードフレーム部分（例えば貫通孔が設け
られた部分）を切断するとにより行なわれるがヘ
ツダに比べリードフレームは肉厚がうすく、パツ
ケージ８の極近傍でこれを切断してもその切断応
力は小さく、パツケージに間隙が生じることがな
いのである。
以下本発明を実施例により説明する。第１図ａ
は本発明の一実施例に係る樹脂封止型半導体装置
用基板を構成するヘツダを示し、同図ｂ同じく基
板を構成するリードフレームを示す。
は本発明の一実施例に係る樹脂封止型半導体装置
用基板を構成するヘツダを示し、同図ｂ同じく基
板を構成するリードフレームを示す。
同図ａにおいて、１は複数（例えば６個）の
ICペレツト接続部を一体に形成してなるフープ
状金属製ヘツダ、２は複数のICペレツト接続部
を一体に連結する枠部、３は各ICに対応して縦
枠部に設けたIC取付用孔、４は枠部の側面に一
定間隔をおいて設けた個々のヘツダ部、５は個々
のヘツダ部４の左右側面に樹脂封止すべき領域を
はみ出ない限度でフープ状金属製ヘツダ１の長手
方向と平行に突出させたカシメ部保持用枝部、６
は各カシメ部保持用枝部５の先端の上面に設けた
円柱状のカシメ用突起部、７は個々のヘツダ部４
の中央に配置されるICペレツト接続部、８はこ
のヘツダ１にリードフレームをカシメにより固着
し、ICペレツトのボンデイング、ワイヤボンデ
イングした後に樹脂封止する場合における樹脂封
止領域である。このように、フープ状金属製ヘツ
ダ１は樹脂封止領域８内にリードフレームを固着
するカシメ部６が設けられている。
ICペレツト接続部を一体に形成してなるフープ
状金属製ヘツダ、２は複数のICペレツト接続部
を一体に連結する枠部、３は各ICに対応して縦
枠部に設けたIC取付用孔、４は枠部の側面に一
定間隔をおいて設けた個々のヘツダ部、５は個々
のヘツダ部４の左右側面に樹脂封止すべき領域を
はみ出ない限度でフープ状金属製ヘツダ１の長手
方向と平行に突出させたカシメ部保持用枝部、６
は各カシメ部保持用枝部５の先端の上面に設けた
円柱状のカシメ用突起部、７は個々のヘツダ部４
の中央に配置されるICペレツト接続部、８はこ
のヘツダ１にリードフレームをカシメにより固着
し、ICペレツトのボンデイング、ワイヤボンデ
イングした後に樹脂封止する場合における樹脂封
止領域である。このように、フープ状金属製ヘツ
ダ１は樹脂封止領域８内にリードフレームを固着
するカシメ部６が設けられている。
同図ｂにおいて、９は複数（例えば６個）の
ICに用いるリードを一体に形成してなるフープ
状のリードフレーム、１０はリードフレーム９の
長手方向に従つて配列される複数のリードをその
先端において相互に連結する縦枠部、１１は樹脂
封止後において封止用樹脂体から導出する外部リ
ード、１２は各外部リード１１に連結され、IC
ペレツトの周囲をとり囲むことができるようにビ
ーム状に配置され、樹脂封止後において樹脂体内
部に封止される内部リード、１３は一つのICに
相応するリードの集りであるリード群（本実施例
においては８本のリード構成される。）相互間に
おいて縦枠部１０の側面に直角に設けられた横枠
部、１４は横枠部の先端部両側面（左右側面）に
リードフレームの長手方向と平行に設けたカシメ
部保持用枝部、１５はカシメ部保持用枝部の先端
部に設けられたカシメ用貫通孔で、ヘツダ１のカ
シメ用突起部６と対応した置を占めている。
ICに用いるリードを一体に形成してなるフープ
状のリードフレーム、１０はリードフレーム９の
長手方向に従つて配列される複数のリードをその
先端において相互に連結する縦枠部、１１は樹脂
封止後において封止用樹脂体から導出する外部リ
ード、１２は各外部リード１１に連結され、IC
ペレツトの周囲をとり囲むことができるようにビ
ーム状に配置され、樹脂封止後において樹脂体内
部に封止される内部リード、１３は一つのICに
相応するリードの集りであるリード群（本実施例
においては８本のリード構成される。）相互間に
おいて縦枠部１０の側面に直角に設けられた横枠
部、１４は横枠部の先端部両側面（左右側面）に
リードフレームの長手方向と平行に設けたカシメ
部保持用枝部、１５はカシメ部保持用枝部の先端
部に設けられたカシメ用貫通孔で、ヘツダ１のカ
シメ用突起部６と対応した置を占めている。
１６はカシメ用貫通孔１５と横枠部１３との間
に設けられた貫通孔で、樹脂封止後において樹脂
封止されたカシメ部保持用枝部１４とリードフレ
ームの横枠部１３との切り離しのための切断を容
易にするために切断幅を狭くするべく設けられた
ものである。そして樹脂封止領域と非樹脂封止領
域との境界線はこの貫通孔１６上を通る。１７は
樹脂封止領域のやや外部において隣接する外部リ
ード１１相互間を連結するように設けたダム部で
ある。
に設けられた貫通孔で、樹脂封止後において樹脂
封止されたカシメ部保持用枝部１４とリードフレ
ームの横枠部１３との切り離しのための切断を容
易にするために切断幅を狭くするべく設けられた
ものである。そして樹脂封止領域と非樹脂封止領
域との境界線はこの貫通孔１６上を通る。１７は
樹脂封止領域のやや外部において隣接する外部リ
ード１１相互間を連結するように設けたダム部で
ある。
このように、別個に形成したヘツダ１とリード
フレーム９とを次のように組立てる。
フレーム９とを次のように組立てる。
先ず、上述したヘツダ１の複数の各ヘツダ部４
のICペレツト接続部７にICペレツト１８を接続
し、その後、第２図に示すように、ヘツダ１の各
カシメ用突起部６をそれぞれ対応するリードフレ
ーム９の各カシメ用貫通孔１５に挿入し、カシメ
によつてヘツダ１とリードフレーム９とを固着す
る。１９はカシメが為された固着部を指す。固着
した後、各内部リード１２の先端と、それに対応
するICペレツト１８の各電極とをワイヤ２０を
介して接続する。その後、樹脂封止をする。
のICペレツト接続部７にICペレツト１８を接続
し、その後、第２図に示すように、ヘツダ１の各
カシメ用突起部６をそれぞれ対応するリードフレ
ーム９の各カシメ用貫通孔１５に挿入し、カシメ
によつてヘツダ１とリードフレーム９とを固着す
る。１９はカシメが為された固着部を指す。固着
した後、各内部リード１２の先端と、それに対応
するICペレツト１８の各電極とをワイヤ２０を
介して接続する。その後、樹脂封止をする。
２１は樹脂封止領域を示す。樹脂封止後、プレ
ス加工等によりリードフレーム９の不要部分、及
びヘツダー１の不要部分を切断除去し、個々の
ICに分離する。なおこの場合、リードフレーム
９において不要部分として除去するにはダム部１
７、縦枠部１０及び横枠部１３であり、そのうち
切断幅が最も広くなり、切断しにくくなる可能性
があるのは横枠部１３をカシメ部保持用枝部１４
から切離すための切断部分であるので、前述のよ
うに当該切断部に貫通孔１６を設け実際上の切断
幅を狭くする方法があるが、第３図ａに示すカシ
メ部保持用枝部１４を同図ｂに示すようにリード
フレームの厚さを、その切断部分において薄くす
ることによつて切断しやすくするようにしてもよ
い。２２は厚さを薄くした部分すなわち肉薄部を
示す。
ス加工等によりリードフレーム９の不要部分、及
びヘツダー１の不要部分を切断除去し、個々の
ICに分離する。なおこの場合、リードフレーム
９において不要部分として除去するにはダム部１
７、縦枠部１０及び横枠部１３であり、そのうち
切断幅が最も広くなり、切断しにくくなる可能性
があるのは横枠部１３をカシメ部保持用枝部１４
から切離すための切断部分であるので、前述のよ
うに当該切断部に貫通孔１６を設け実際上の切断
幅を狭くする方法があるが、第３図ａに示すカシ
メ部保持用枝部１４を同図ｂに示すようにリード
フレームの厚さを、その切断部分において薄くす
ることによつて切断しやすくするようにしてもよ
い。２２は厚さを薄くした部分すなわち肉薄部を
示す。
以上説明したように、本発明によれば、樹脂封
止領域外における隣接するIC相互間部にではな
く、樹脂封止領域内にヘツダ１とリードフレーム
９との固着部を設けるので、従来、金属基板にお
いて固着部が占めた長さに相当する分金属基板の
長さを短かくすることができ、したがつて金属基
板材料の歩留りを向上させることができ、延いて
はICの製品価格を安くすることができる。
止領域外における隣接するIC相互間部にではな
く、樹脂封止領域内にヘツダ１とリードフレーム
９との固着部を設けるので、従来、金属基板にお
いて固着部が占めた長さに相当する分金属基板の
長さを短かくすることができ、したがつて金属基
板材料の歩留りを向上させることができ、延いて
はICの製品価格を安くすることができる。
第１図ａは本発明の一実施例に係る樹脂封止型
半導体装置用基板のヘツダを示す平面図、ｂは同
じくリードフレームを示す平面図である。第２図
は上記ヘツダと上記リードフレームを組合せた状
態を示す平面図、第３図ａ，ｂは本発明の一実施
例を示すもので、ａがカシメ部保持用枝部の平面
図、ｂがａのＡ―Ａ線に沿う断面図である。 １…ヘツダ、２…枠部、３…IC取付用孔、４
…（個々の）ヘツダ部、５…カシメ部保持用枝
部、６…カシメ用突起部、７…ペレツト接続部、
８…樹脂封止領域、９…リードフレーム、１０…
縦枠部、１１…外部リード、１２…内部リード、
１３…横枠部、１４…カシメ部保持用枝部、１５
…カシメ用貫通孔、１６…貫通孔、１７…ダム
部、１８…ICペレツト、１９…固着部（カシメ
部）、２０…ワイヤ、２１…樹脂封止領域、２２
…肉薄部。
半導体装置用基板のヘツダを示す平面図、ｂは同
じくリードフレームを示す平面図である。第２図
は上記ヘツダと上記リードフレームを組合せた状
態を示す平面図、第３図ａ，ｂは本発明の一実施
例を示すもので、ａがカシメ部保持用枝部の平面
図、ｂがａのＡ―Ａ線に沿う断面図である。 １…ヘツダ、２…枠部、３…IC取付用孔、４
…（個々の）ヘツダ部、５…カシメ部保持用枝
部、６…カシメ用突起部、７…ペレツト接続部、
８…樹脂封止領域、９…リードフレーム、１０…
縦枠部、１１…外部リード、１２…内部リード、
１３…横枠部、１４…カシメ部保持用枝部、１５
…カシメ用貫通孔、１６…貫通孔、１７…ダム
部、１８…ICペレツト、１９…固着部（カシメ
部）、２０…ワイヤ、２１…樹脂封止領域、２２
…肉薄部。
Claims (1)
- 【特許請求の範囲】 １ 以下の工程を含む樹脂封止型半導体装置の組
立方法。 帯状の放熱用枠部と、その放熱用枠部の長手方
向に浴つて所定間隔をもつて一体的に設けられた
複数のペレツト接続部と、そのペレツト接続部よ
り互いに反対方向に延びた一対のカシメ部保持用
枝部と、そしてそれぞれのカシメ部保持用枝部に
設けられたカシメ用突起部とからなるヘツダを用
意する工程、 長手方向に沿つて所定数配列され、一端は縦枠
部に連結され、他端は自由端をなし所定の位置に
集中するように互いに近接して設けられてなるリ
ード群を一単位とし、その単位が長手方向に沿つ
て複数存在するリード単位群と、その単位間に設
けられ、上記縦枠部に連結する横枠部と、そして
その横枠部の先端部において互いに反対方向に延
びて設けられ、それぞれがカシメ貫通孔および所
定形状の他の貫通孔をもつカシメ部保持用枝部と
からなるリードフレームを用意する工程、 ヘツダのペレツト接続部に複数の電極を有する
半導体ペレツトをとりつける工程、 リード自由端をヘツダのペレツト接続部上に重
ねるようにして、ヘツダのカシメ用突起部とリー
ドフレームのカシメ部保持用枝部に設けられたカ
シメ貫通孔とをカシメ合わせる工程、 半導体ペレツトの電極とリードフレームのリー
ド自由端とをワイヤでつなぐ工程、 リードフレームの所定配列の連結リード側、横
枠部およびカシメ部保持用枝部に設けられた他の
貫通孔の一部と、ヘツダの放熱用枠部とを露出す
るように半導体ペレツト、ワイヤおよびリードフ
レームとヘツダとのカシメ合わせ部分を樹脂で封
止する工程、 単位毎の樹脂封止型半導体装置とするために封
止樹脂より露出するヘツダの放熱用枠部の一部分
とカシメ部保持用枝部に設けられた他の貫通孔の
一部分と縦枠部に連結されているリード部分とを
切断する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10094178A JPS5527655A (en) | 1978-08-21 | 1978-08-21 | Substrate for resin sealed type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10094178A JPS5527655A (en) | 1978-08-21 | 1978-08-21 | Substrate for resin sealed type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5527655A JPS5527655A (en) | 1980-02-27 |
| JPS6216550B2 true JPS6216550B2 (ja) | 1987-04-13 |
Family
ID=14287369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10094178A Granted JPS5527655A (en) | 1978-08-21 | 1978-08-21 | Substrate for resin sealed type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5527655A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6389259U (ja) * | 1986-11-28 | 1988-06-10 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51113570A (en) * | 1975-03-31 | 1976-10-06 | Toshiba Corp | Semi-conductor unit |
| JPS542068A (en) * | 1977-06-07 | 1979-01-09 | Mitsubishi Electric Corp | Manufacture for semiconductor device |
-
1978
- 1978-08-21 JP JP10094178A patent/JPS5527655A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51113570A (en) * | 1975-03-31 | 1976-10-06 | Toshiba Corp | Semi-conductor unit |
| JPS542068A (en) * | 1977-06-07 | 1979-01-09 | Mitsubishi Electric Corp | Manufacture for semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5527655A (en) | 1980-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW409375B (en) | Method of producing semiconductor device and configuration thereof, and lead frame used in said method | |
| US20140179063A1 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
| US9363901B2 (en) | Making a plurality of integrated circuit packages | |
| US9443791B2 (en) | Leadless semiconductor package and method | |
| KR20050066999A (ko) | 반도체장치 및 그 제조방법 | |
| US7537965B2 (en) | Manufacturing method for a leadless multi-chip electronic module | |
| US20120112333A1 (en) | Semiconductor device with nested rows of contacts | |
| JP2002198482A (ja) | 半導体装置およびその製造方法 | |
| JPS60233841A (ja) | 単一インライン型集積電子部品及びその製造方法 | |
| JPS6216550B2 (ja) | ||
| JPH088385A (ja) | 樹脂封止型半導体装置 | |
| US7202112B2 (en) | Micro lead frame packages and methods of manufacturing the same | |
| JP4651218B2 (ja) | 半導体装置の製造方法 | |
| WO2024106469A1 (ja) | リードフレーム及びその製造方法 | |
| JP7486065B1 (ja) | リードフレーム及びその製造方法 | |
| JP2001185567A (ja) | 半導体装置およびその製造方法 | |
| JP2002057244A (ja) | 半導体装置およびその製造方法 | |
| JPH02278857A (ja) | 樹脂封止型半導体装置 | |
| JP2000260931A (ja) | 半導体装置およびその製造方法 | |
| JP3777822B2 (ja) | 半導体装置の製造方法 | |
| JPH08288427A (ja) | 半導体装置 | |
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH03283648A (ja) | 樹脂封止型半導体装置 | |
| JPH03147355A (ja) | 半導体装置の製造方法 | |
| JPH08274234A (ja) | 半導体装置およびその製造方法並びに半導体実装モジュール |