JPS62165201A - サ−ボ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、エラー信号の規格化処理を行うサーボ回路
、例えば光ディスク（ビデオディスク。

コンパクトディスク等を含む）装置の光スポットを制御
するサーボ回路に関するものである。

〔従来の技術〕

第４図は例えば特許公報昭５８−２８６５５号に示され
た従来の光デイスク装置のサーボ回路を示す構成図であ
り、図において、１は２分割光検知器１ａ、ｌｂより成
り光スポットの焦点ずれを検出するフォーカスエラーセ
ンサ、２，３は各光検知器１ａ、１ｂからの光を流を電
圧に変換する電流電圧変換器、４．５は上記フォーカス
エラーセンサ１の差出力と和出力を得るための演算増幅
器、阜は上記差出力を和出力で除するアナログ割算器、
７はアクチェエータ駆動回路、８は光スポットの焦点位
置を制御するフォーカスアクチェエータであり、これら
によりオートフォーカシングサーボ系が構成されている
。同様に、２分割光検知器９ａ、９ｂより成り光スポッ
トのトラックずれを検出するトラックエラーセンサ９、
ｔｉ−電圧変換器１０．１１．上記トラックエラーセン
サ９の差出力を得るための演算増幅器１２、アナログ割
算器１３、アクチェエータ駆動回路１４及び元スポット
のトラッキングを制御するトラッキングアクチェエータ
１５によりオートトラッキングサーボ系か構成されてい
る。なお、オートトラッキングサーボ系の割算器１３へ
入力される和出力はオートフォーカシングサーボ系の演
算増幅器５の和出力が用いられている。

ところで、この種の回路においては、エラーセンサ１，
９の受光量の変動（二より差出力の出力レベルが変動す
るので、レベル変動のないエラー信号を得るため（二は
Ｊ：記差出力を受光量に応じて規格化する規格化処理手
段を必要とするが、これには通常王妃のような差出力を
和出力で除するアナログ割算器６．１３が用いられてい
る。

次に動作について説明する。フォカスエラーセンサ１の
各光検知器１ａ、ｌｂで得られた各１ｊＥＪ。

信号を電流−電圧変換器４と５で電圧に変換する。

次いで、演算増幅器４と５によりそれらの差信号と和信
号を得、割算器６で差信号を和信号で除する。この信号
を駆動回路７で増幅し、フォーカスアクチェエータ８を
駆動する。

また、トラックエラーセンサ９の各光検知器１ａ。

１ｂで得られた各電流信号を電流−電圧変換器１０と１
１で電圧に変換する。次いで、演算増幅器１２により差
信号を得、割算器１３で上記差信号を前出の和信号で除
する。この信号を駆動回路１４で増幅して、トラッキン
グアクチェエータ１５を駆動する。

〔発明が解決しようとする問題点〕

従来のサーボ回路は以上のように構成されているので、
規格化（割算）を行なうために高価なアナログ割算器が
必要となり、また規格化した信号がアナログ信号である
ため、ドリフトや経年変化が大きく、信頼性の維持が困
難であった。

この発明は上記のような問題点を解消するためになされ
たもので、安価で、かつドリフトや経年変化の影響の少
ない、信頼性の高いサーボ回路を得ることを目的とする
。

〔問題点を解決するための手段〕

この発明ζ；係るサーボ回路は、規格化処理手段を、エ
ラーセンサの差出力をアナログ入力とし、エラーセンサ
の和出力を基準入力とするアナログディジタルコンバー
タ（以下、Ａ／Ｄコンバータと略記する）で構成したも
のである。

また、この発明の別発明によるサーボ回路は、各サーボ
系の規格化処理手段を、エラーセンサの差出力をアナロ
グ入力とし、エラーセンサの和出力を基準入力とする単
一のＡ／Ｉ）コンバータで構成するとともに、上記各サ
ーボ系（二おける差出力のＡ／Ｄコンバータへの入力と
当該Ａ／ｌ）コンバータから各サーボ系の位置決め用ア
クチュエータの出力を所定の切換え周波数で時分割選択
して切換える時分割切換手段を備えたものである。

〔作用〕

この発明においては、Ａ／Ｄコンバータによりエラー信
号のディジタル信号化がなされるとともに、規格化処理
がなされる。

また、この発明の別発明においては、時分割切換手段の
時分割処理により、単一のＡ／Ｄコンバータによって各
サーボ系のエラー信号のディジタル信号化と規格化処理
がなされる。

〔実施例〕

以下、この発明の一実施例を図について説明する。なお
、前記従来と同−又は相幽部分には同一符号を用い、そ
の説明は省略する。

第１図は実施例の概略構成図であり、図中１６は演算増
幅器４と１２からの各差出力を時分割で切換えるスイッ
チ、１７は規格化処理手段に相当するもので、演算増幅
器５からの和出力を基準電圧として上記スイッチ１６を
介したアナログ信号である差出力をディジタル信号に変
換するＡ　／　ｉ）コンバータ、１８はフリップ７ｏツ
ブより成るラッチ回路、１９．２０はディジタル信号を
アナログ信号に変換するディジタルアナログコンバータ
によりフォーカスエラー信号とトラッキングエラー信号
を切換え、それぞれ時分割することにより、Ａ／Ｄコン
バータ１７でＡ／Ｄ変換を行なう。この時、規格化処理
、すなわちそれぞれのエラー信号（差信号）を和信号で
除するという動作が行なわれる。このＡ／Ｉ）変換かつ
規格化された信号をラッチ回路１８でラッチする。そし
て、この演算処理された信号をＤ／Ａコンバータ１９と
２０でＤ／Ａ変換してそれぞれの駆動回路７．１４を介
してアクチュエータ８．１５を駆動する。

第２図、第３図は第１図の実施例を更に詳細に示す構成
図及び動作クロックのタイミングチャートであり、図中
２１．は１．６ＭＨｚ（パルス幅０．３１２５μＳ）の
発振回路、２２は上記発振回路２１の出力を分周して、
サーボ回路の帯域以上の周波数で互いに逆相の切換用ク
ロック３０．３１．サンプリングクａツク３２．上記各
切換用クロック３０゜３１に同期したラッチクロック３
３．３４等の各種クロックを発生するりａツク発生回路
である。

ここで、第１図に示すスイッチ１６は、各サーボ系にお
ける演算増幅！４．１２の各差出力とＡ／Ｄコンバータ
１７のアナログ入力間に介挿され、上記各切換用クロッ
ク３０．３１により動作するアナログスイッチ１６ａ、
１６ｂから成り、またラッチ回路１８は上記Ａ／ｌ）コ
ンバータ１７の出力と各サーボ系のＤ／Ａコンバー９１
９．２００’２入力間に介挿され、上記各ラッチクロッ
ク３３．３４により動作するフリップフロップ１８ａ、
１８ｂから成り、これら１６ａ、１６ｂ及び１８ａ、１
８ｂと発振回路２１及びクロック発生回路２２により本
願の時分割切換手段が構成されている。なお、上記アナ
ログスイッチ１６ａ、１６ｂにはハリス社のＨＩ−２０
１を、Ａ　／　ｌ）コンバータ１７にはマイクロパワー
システムズ社の８ピツトのＭＰ７６８３を、フリップフ
ロップ１８ａ、１８ｂにはＴＩ社のＬＳＴＴＬＩＣ，５
Ｎ７４ＬＳ２７３を、Ｄ／Ａコンバータ１９，２０には
ＰＭＩ社のＤＡＣ０８等を用いることができ、他の２〜
５及び１０〜１２等の演算増幅器はＮ８社のＬＦ４１２
等で、又７，１４のアクチェエータ駆動回路は上記のよ
うｑ演算増幅器とトランジスタで構成することができる
。

次に上記実施例の動作の要部を第３図を谷照して説明す
る。

マス、アナログスイッチ１６をフォーカスエラー信号の
方に切換えた後、Ａ／Ｉ）コンバータ１７をサンプリン
グする。Ａ／ｌ）変換終了の後にラッチ回路１８でラッ
チする。これでフォーカシングサーボ回路が構成される
。この一連の動作によりＡ／ｉ）変換された出力は、Ａ
　／　ｌ）コンバータ１７の入力端に印加されたフォー
カスエラー４ｇ号（差信号）をやはりＡ／ｌ）コンバー
タ１７の基準端子に印加された和信号で規格化したエラ
ー信号となる。

同様に次のサイクルでは、アナログスイッチ１６をトラ
ッキングエラー信号の方）；切換えた後、Ａ／Ｄコンバ
ータ１７をサンプリングする。Ａ／ｌ）変換終了の後に
ラッチ回路１８でラッチする。これでトラッキングサー
ボ回路が構成される。

なお、上記実施例では光デイスク装置の場合について説
明したが、ビデオディスク、コンパクトディスク、磁気
ディスク、ＶＴＲ等他０装置で規格化処理の必要なサー
ボ回路に応用できることは言うまでもない。

〔発明の効果〕

以上のように、この発明によれば、規格化処理手段を、
エラーセンサの差出力をアナログ入力とし、エラーセン
サの和出力を基準入力とするんΦコンバータで構成した
ことにより、従来のアナログ割算器に比べて安価な８ピ
ツトクラスのＡ／［）コンバータを用いてエラー信号の
規格化処理が行なえるとともにエラー信号のディジタル
信号化が行なえるので、安価で、かつドリフトや経年変
化の影響の少ない、信頼性の高いサーボ回路が得られる
効果がある。

また、この発明の別発明では、複数のサーボ系を有する
ものにおいて、上記のように規格化処理手段なＡ／ｌ）
コンバータで構成するとともに、上記各サーボ系におけ
る差出力のＡ　／　ｌ）コンバータへの入力と尚該Ａ／
Ｄコンバータから各サーボ系の位置決め用アクチュエー
タの出力を所定の切換え周波数で時分割選択して切換え
る時分割切換手段を備えたことにより、従来各サーボ系
毎に高価なアナログ割算器を必要としたものを単一のＡ
　／　］）コンバータで複数のサーボ系の規格化処理及
びディジタル信号化が行なえるので、上記と同様な効果
が得られるとともに、更に安価で、かつ小型のサーボ回
路が得られるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による光デイスク装置のサ
ーボ回路を示す概略構成図、第２図は上記実施例を詳細
に示す構成図、第３図は第２図の動作クロックを示すタ
イミングチャート、第４図は従来の光デイスク装置のサ
ーボ回路を示す構成図である。 １．９はエラーセンサ、４．５．１２は演算増幅器、８
．１５は７りｆ−：Ｔ−−９，１６ａ、１６ｂＬＬアナ
ログスイツチ、１７はＡ　／　ｌ）コンバータ（規格化
処理手段）、１８ａ、１８ｂはラッチ回路、１９．２０
は］）／Ａコンバータ、２１は発振回路、２２はクロッ
ク発生回路、上記１６ａ、１６ｂと１８ａ、１８ｂと２
１と２２とで時分割切換手段が構成される。 なお、図中向−又は相当部分には同一符号を用いている
。

Claims (2)

【特許請求の範囲】
1. （１）少なくとも２分割されたエラーセンサの差出力か
   ら得られた位置決めエラーを示すエラー信号で位置決め
   用アクチュエータを制御するサーボ系に、上記差出力の
   レベル変動が一定となるように当該差出力をエラーセン
   サの和出力で規格化する規格化処理手段を備えたサーボ
   回路において、上記規格化処理手段を、上記差出力をア
   ナログ入力とし、上記和出力を基準入力とするアナログ
   ディジタルコンバータで構成したことを特徴とするサー
   ボ回路。
2. （２）少なくとも２分割されたエラーセンサの差出力か
   ら得られた位置決めエラーを示すエラー信号で位置決め
   用アクチュエータを制御する複数系統のサーボ系に、上
   記差出力のレベル変動が一定となるように当該差出力を
   エラーセンサの和出力で規格化する規格化処理手段を備
   えたサーボ回路において、上記規格化処理手段を、上記
   差出力をアナログ入力とし、上記和出力を基準入力とす
   る単一のアナログディジタルコンバータで構成するとと
   もに、上記各サーボ系における差出力のアナログディジ
   タルコンバータへの入力と当該アナログディジタルコン
   バータから各サーボ系の位置決め用アクチュエータの出
   力を所定の切換え周波数で時分割選択して切換える時分
   割切換手段を備えたことを特徴とするサーボ回路。