JPS62164102A

JPS62164102A - 電子制御回路用安全装置

Info

Publication number: JPS62164102A
Application number: JP61006061A
Authority: JP
Inventors: Hitoshi Hyodo; 兵藤　仁志; Tokihiko Akita; 時彦秋田
Original assignee: Aisin Seiki Co Ltd
Current assignee: Aisin Corp
Priority date: 1986-01-14
Filing date: 1986-01-14
Publication date: 1987-07-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野１本発明は、入力信号に応じて出力信号を発生する電子制
御回路が暴走したときに、その出力状態を指定の出力状
態にし、電子制御回路によって制御される対象が好まし
くない状態に陥るのを防止する電子制御回路用安全装置
に関するもので、特に、マイクロコンピュータ等を電子
制御回路として用いる制御装置一般に使用できる電子制
御回路用安全装置に関するものである。

［従来の技術］従来のこの種の電子制御回路、例えば、マイクロコンピ
ュータの暴走監視には、デユーティ比５０％の矩形波を
出力とするポンピング回路出力を監視して、所定の周波
数以上及び周波数以下のとき、マイクロコンピュータの
暴走として、マイクロコンビ１−夕の制御を停止させる
ものがある。

第１６図は従来の一般的なマイクロコンピュータ等の電
子制御回路ＣＰＵを用いた定電）−〔電源回路及び出力
回路の要部の構成図である。

図において、車載用バッテリーＥはイグニッションスイ
ッチＩ／Ｇを介して負荷、例えば、バルブ等のソレノイ
ドＶ１Ｌ、　Ｖ２Ｌ、　Ｖ３Ｌの電源とするものである
。更に、車載用バッテリーＥはダイオード０１を介して
定電圧電源回路に導いている。

前記定電圧電源回路は公知の回路であり、ダイオードＤ
１を介して＝」ンデンサＣ１に導かれた電源電圧は、ト
ランジスタＱ１及び集積回路ＩＣにより安定化され、電
子制御回路ＣＰＵの定電圧出力Ｖｃとなる。集積回路Ｉ
Ｃは、一般に、マイクロコンピュータの電源安定化及び
Ｕ走監視用集積回路（ＴＡ７９００　）として用いられ
るものである。抵抗Ｒ５及び抵抗Ｒ６はプルアップ抵抗
であり、電子制御回路ＣＰＵのリセット端？−ＲＥＳＥ
Ｔ及び出力ポートＰＯを通常゛Ｈ（ハイレベル）′とし
ている。出力ポートＰＯは、所定のパルス周期のポンピ
ング信号を出力するものであり、ポンピング信号が所定
の周期より長くなると、電源安定化及び暴走監視用集積
回路ＩＣのリセット出力を“Ｌ（ローレベル）′°とし
、電子制御回路ＣＰＬＪの動作を停止さ往る。このポン
ピング信号の処理については、電子制御回路ＣＰＵの暴
走をハードウェアーで監視するウォッチ・ドッグ・タイ
マとして公知である。

出力ポートＰ１の出力が“ト１”のとぎ、プルアップ抵
抗Ｒ１０によって、抵抗Ｒ１１と抵抗ｒ＜１２との接続
点電位が上界し、トランジスタＱ２をオンとし、トラン
ジスタＱ３のベース電位を下げ、トランジスタＱ３をオ
ーツとする。出カポ−ｈ　ｌ）　１がＩＩ　Ｌ　ＩＩの
とき、トランジスタＱ２のベース電位が下がりオフとな
るから、抵抗ｒ＜１３により１−ランジスタＱ３のベー
ス心位を上げ、トランジスタＱ３がオンとなり、負荷の
ソレノイドＶＩＬを励磁する。

同様に、出力ポートＰ２．Ｐ３においても、出力ポート
Ｐ２　、Ｒ３の出力が°゛Ｈ″のとき、プルアップ抵抗
Ｒ２０，Ｒ３０によって、抵抗Ｒ２１，Ｒ３１と抵抗Ｒ
２２，Ｒ３２との接続点電位が上昇し、トランジスタＱ
４　、Ｑ６をオンとし、トランジスタＱ５、Ｑｌのベー
ス電位を下げ、トランジスタＱ５゜Ｑｌをオフとする。

出力ポートＰ２　、Ｒ３がＬ″のとき、トランジスタＱ
４　、Ｑ６のベース電位が下がりオフとなるから、抵抗
Ｒ２３，Ｒ３３により］・ランジスタＱ５　、Ｑｌのベ
ース電位を上げ、トランジスタＱ５　、Ｑｌがオンとな
り、負荷のソレノイドＶ２Ｌ、　Ｖ３Ｌを励！ｉする。

なお、前記プルアップ抵抗Ｒ１０、抵抗Ｒ１１、抵抗Ｒ
１２、抵抗Ｒ１３、トランジスタＱ２、トランジスタＱ
３は０荷であるソレノイドＶＩＬの駆動回路を構成する
ものであり、同様に、プルアップ抵抗Ｒ２０，Ｒ３０、
抵抗Ｒ２１，Ｒ３１、抵抗Ｒ２２１犬３２、抵抗Ｒ２３
，Ｒ３３、トランジスタＱ４　、　Ｑ６　、Ｉ−ランジ
スタＱ５　、Ｑｌも負荷であるソレノイドＶ　２Ｌ。

Ｖ３Ｌの各々駆動回路を構成するものである。また、ダ
イオードＤ２　、Ｄ３　、Ｄ４はフライホイールダイオ
ードである。

上記構成において、マイクロコンビ」−夕等の電子制御
回路ＣＰＵの暴走によって、ポンピング信号が所定の周
期より長くなると、電源安定化及び猛走監視用集積回路
ＩＣのリセット出力をＬ“とじ、電子制御回路ＣＰＵの
動作を停止させる。

コノトキ、ｌｌｊ力、ｔｅ−トＰｉ　、Ｐ２　、Ｐ３は
１１　ＨＰＩとなり、全負荷を消勢状態に設定する。

［発明が解決しようとする問題点］ところが、ポンピング出力で暴走検出を行い、マイクロ
コンピュータでの制御を停止状態にしても、ぞ・の出力
状態は必ずしも特定の出力状態に定めることができない
場合がある。例えば、マイクロコンピュータのｒ６３０
３Ｊ等では、暴走時にその全出力ポートＰｉ　、Ｐ２　
、Ｐ３が″ＨＩ＋になるように設定されているが、異常
の種類によっては、必ずしも金山カポ−１−が１４”に
定めることができない場合もある。？イクロコンビ１−
夕を駆動するクロックパルスの発振回路出力が短絡され
た場合等がその例である。この場合には、マイク【ココ
ンピュータで制御している対象によっては、非常に好ま
しくない状態も予測される。

即ち、通常、マイクロコンピュータの全出力ポートが“
Ｈｐｐになることで、フェルセーフが維持されるように
マイクロコンピュータ１ｌＩｌ　６１１が設定されてい
るが、全出力ボートがＨ＋ｔにならない場合には制御系
自体が暴走するという問題が生ずる場合も予測される。

そこで、本発明は、Ｅ記問題を解決すべく、電子制御回
路が暴走したときに、その出力状態を指定の出力状態に
し、電子制御回路によって制御される対象が好ましくな
い状態に陥るのを防止し、その制御系の停止状態を保持
する電子制御回路用安全装置の提供を目的とするもので
ある。

［問題点を解決するための回路コ本発明にかかる電子制御回路用安全装置は、入力信号に
応じて出力信号を発生する電子制御回路と、該電子制御
回路の出力信号に応じて負荷を駆動する駆動回路と、前
記電子制御回路の作動状態を出力するポンピング回路と
、該ポンピング回路の出力状態を判断する監視回路と、
前記電子Ｉｌ制御回路の制御を開始させる信号及び前記
監視回路の出力を入力とする記憶手段と、該記憶回路の
出力で負荷の入力を制御するゲート手段から構成される
。

［作用］本発明においては、入力信号に応じて出力信号を発生す
る電子制御回路の出力を、駆動回路を介して制御対象の
負荷に導くことによって制御系を構成する。前記電子制
御回路が正常に作動しているか、正常に作動していない
かを監視回路でポンピング回路の出力状態によって判断
する。例えば、ポンピング回路の出力状態が所定の周波
数または所定のデユーティ比でないと判断されたとさ、
前記電子制御回路の制御を開始させる信号ぐセット状態
とした記憶回路を監視回路の出力でリセット状態とする
。そして、前記記憶手段の出力で負荷の人力を制御する
ゲート手段を制御して、その制御対象の負荷を安全な状
態に設定する。この状態は、再度前記電子！＋ｌ制御回
路制御を開始させる信号を発生さＶるまで継続する。

［実施例］以下、本発明の電子制御回路用安全装置の具体例を示す
実施例について説明する。

第１図は本発明の電子制御回路用安全装置を用いた実施
例の定速走行装置の全体構成図を示す。

この構成において、電子制御回路ＣＰＵは従来例で示し
たマイクロコンピュータと同様に、シングルチップマイ
クロコンピュータにより構成され、車速信号を検出する
リードスイッチＳＷ２、クラッチ（図示Ｕず）の踏み込
みを検出するクラッチスイッチＳＷ３、ブレーキ（図示
ぜ゛ず）の踏み込みを検出するブレーキスイッチＳＷ６
、セッｌ〜スイッチＳＷ４、リジュームスイッチＳＷ５
の出力が入力される。また、スロットルバルブＳＶの開
度を制御する負圧アクチュエータＡＣを作動させる負圧
をバキュームポンプＢＰで作り、それを蓄積するサージ
タンクＳＴに配設したバキュームスイッチＳＷ７の出力
が入力されている。

ここで、リジュームスイッチＳＷ５は一旦解除された定
速走行制御を再び記憶された制御車速にて再開させるも
のであり、またクラッチスイッチＳＷ３及びブレーキス
イッチＳＷ６は定速走行ｌ、ＩＪ御の解除スイッチ回路
である。

リードスイッチＳＷ２の近傍には、図示しないスピード
メータケーブルに接続された永久磁石ＰＭが配置されて
おり、車輌の移動によって永久磁石ＰＭが回転すると、
リードスイッチＳＷ２の接点が開閉し、車速に比例した
周波数のパルス（１１１速信号）が電子制御回路ＣＰＵ
に送られる。

クラッチスイッチＳＷ３は、車輌のクラッチペダルに連
動して開閉し、ブレーキスイッチＳＷ６は車輌のブレー
キペダルに連動し°【開閉する。ブレーキスイッチＳＷ
６にはストップランプＬが接続されており、ブレーキス
イッチＳＷ６のオン（閉）でストップランプＬが点灯す
る。

セットスイッチＳＷ４及びリジュームスイッチＳＷ５は
、押しボタンスイッチぐあり、ドライバの操作のし易い
位置に配置されている。セットスイッチＳＷ４の押圧に
より車速が記憶されると共に定速走行制御が開始され、
ブレーキスイッチＳＷ６の押圧で定速走行が解除される
が、記憶された車速は残る。リジュームスイッチＳＷ５
を押けば、定速走行を解除する前の記憶車速で定速走行
制御が開始される。

なお、ブレーキスイッチＳＷ６にはヒユーズＦを介して
電源が供給され、電子１ＩＩ１１ｔＸ１回路ＣＰＵには
電源スィッチＳＷ１を介して電源が供給される。

電子制御回路ＣＰＵの出力には後述する負圧アクチュエ
ータＡＣを制御するコントロールパルＩＶ１のソレノイ
ドはＮ０Ｔ１　（ノットまたはインバータ）及びゲート
手段を構成するナントゲートＮへＮＤＩ及び駆動回路Ｄ
１を介して、ベントバルブ■２のソレノイドはＮ０Ｔ２
及びゲート手段を構成するナントゲートＮＡＮＤ２及び
駆動回路Ｄ２を介して、リリースバルブＶ３のソレノイ
ドはＮ０Ｔ３及びゲート手段を構成するナントゲートＮ
ＡＮＤ３及び駆動回路Ｄ３を介してそれぞれ接続される
。そして、バキュームポンプ［３Ｐのモータ等には駆動
回路Ｄ４を介して接続される。

前記ゲート手段を構成するナントゲートＮＡＮＤ１及び
ナントゲートＮＡＮＤ２及びナントゲートＮΔＮＤ３の
他方の入力は、Ｎ０Ｔ４またはＮｏ［５またはＮ０Ｔ６
を介してフリップフロップ「１：の０端子出力が導かれ
ている。

前記フリップフロップＦＦは、電子制１２１１回路ＣＰ
Ｕの制御を開始させる信号及び後述する監視回路の出力
を入力とする記憶手段を構成するセットーリセットフリ
ッゾフロツブ（Ｒ−Ｓ　ｌ＝　Ｆ＝　）で、端子Ｓのセ
ット入力は立ち上り信号で行われ、端子Ｒのリセット入
力は立ち、Ｆり信・弓で行われる。

前記フリップフロップＦＦのセット側端子Ｓには、電子
制御回路ＣＰＵの制御を開始させる信号として、セット
スイッチＳＷ４及びリジュームスイッチＳＷ５の信号を
、各々Ｎ０Ｔ７またはＮ。

Ｔ８及びＯＲ１及びセット側端子Ｒの’　Ｈ”信号をＮ
０Ｔ９から受けてゲートを閉じるＡＮＤ６を介して入力
されている。前記フリップ７ＯツブＦＦのリセット側端
子Ｒには、監視回路の出力として、コンパレータＣｏＭ
Ｐ１またハＣＯＭ　Ｐ　２の出力、及びコンパレータＣ
ＯＭ　Ｐ　３またはＣＯＭＰ４の出力がＡＮＤ４または
ＡＮＤ５及びＮＡＮＤ４を介して入力されている。

また、前記コンパレータＣＯＭＰ１及びＣＯＭＰ２には
、直列抵抗１で５１．　Ｒ５２，Ｒ５３により分圧した
高い閾値電圧Ｖ　Ｆｌ＋または低い閾値電圧ＶＦＬが一
方に入力されており、他方の入力には電子制御回路ＣＰ
Ｕ内の処即工程で、ソフトウェア的にその出力を“Ｈ″
、゛Ｌ”とするポンピング出力の周波数を電圧に変換す
る周波数／電圧変換回路Ｆ／■の出力が入力されている
。即ち、前記コンパレータＣＯＭＰ１及びＣＯＭＰ２、
直列抵抗Ｒ５１゜Ｒ５２，Ｒ５３は、ウィンド形コンパ
レータを構成し、周波数／電圧変換回路Ｆ／Ｖと共に監
視回路を構成する。なお、前記周波数／電圧変換回路Ｆ
／　Ｖは、通常Ｆ／Ｖ変換回路と呼称されでいるもので
公知の回路である。そして、前記コンパレータＣＯＭＰ
３及びＣＯＭＰ４には、直列抵抗Ｒ６１，Ｒ６２、Ｒ６
３により分圧した高い閾値電圧ＭＤＩＩまたは低い閾値
電圧ＶＩＡＬが一方に入力されており、他方の入力には
電子制御回路ＣＰＵ内の処理工程で、ソフｌ〜ウェア的
にその出力をＨ″、１１１１１とするポンピング出力の
デユーティ比を電圧に変換するデユーティ比／電圧変換
回路Ｄ／Ｖの出力が入力されている。即ち、前記コンパ
レータＣＯＭＰ３及びＣＯＭＰ４、直列抵抗Ｒ６１，Ｒ
６２，Ｒ６３は、ウィンド形コンパレータを構成し、デ
ユーティ比／電圧変換回路Ｆ／Ｖと共に監視回路を構成
する。

なお、前記デユーティ比／電圧変換回路Ｄ／Ｖは、ロー
パスフィルターまたは積分回路と呼称されている・ｂの
で公知の回路である。

したがって、フリップフロラ１ＦＦのリセット側端子Ｒ
が″Ｌ”のとき、セットスイッチＳＷ４またはリジュー
ムスイッチＳＷ５をオンとすると、その立ち下がり信号
がＮ０Ｖ７またはＮ０Ｔ８及び○Ｒ１、ＡＮＤ６を介し
て、フリップフロップＦ　Ｆをセットし、フリップフロ
ップＦＦの出力側のＱＥ子出出力ｌ　ＨＩＩ、Φ端子出
力が°゛Ｌ″となる。０端子出力の“Ｌ　ＩＩは、Ｎ０
Ｔ４及びＮ０Ｔ５及びＮ０Ｔ６によってナンドゲ−１−
Ｎ　Ａ　Ｎ　Ｄ　１及びＮＡＮＤ２及びＮＡＮＤ３の一
方の入力が゛トビ′となり、ナントゲートＮＡＮＤ１及
びＮＡＮＤ２及びＮΔＮＤ３の出力は、他方の入力のＮ
０ＴＩまたはＮ０Ｔ２またはＮ０Ｔ３の出力に依存する
ことになる。即ら、ゲートが開かれた状態となる。

ポンピング出力の周波数が所定の範囲内で、周波数／電
圧変換回路Ｆ／Ｖの出力が所定の電圧範囲内にあり、コ
ンパレータＣＯＭＰＩ及びＧＯＭＰ２の出力がＨ″のと
き、ＡＮＤ４の出力はＨ＋＋で、その出力はナントゲー
トＮＡＮＤ４に入力される。また、ポンピング出力のデ
ユーティ比が所定の範囲内で、デユーティ比／電圧変換
回路Ｄ／Ｖの出力が所定の電圧範囲内にあり、コンパＬ
／　−タＣＯＭ　Ｐ　３　及（Ｆ　Ｇ　ＯＭ　Ｐ　４　
（７）　出力力”　Ｈ”のとき、ＡＮＤ５の出力はＨ″
で、その出力はナントゲートＮＡＮＤ４に入力される。

したがって、ポンピング出力の周波数及びデユーティ比
が所定の範囲内で、周波数／電圧変換回路Ｆ／Ｖ及びデ
ユーティ比／電圧変換回路Ｄ／Ｖの出力が所定の電圧範
囲内にあるとき、ナントゲートＮΔＮＤ４の出力は“Ｌ
″で、フリップフロップＦＦの出力は変化しない。故に
、セットされたフリップフ［」ツブＦＦの出力側のＯ端
子出力の”Ｌ　＋＋は、Ｎ０Ｔ４及びＮｏＴ５及びＮ０
Ｔ６によッテナンドグートＮＡＮＤＩ及びＮＡＮＤ２及
びＮＡＮＯ３の一方の入力が゛”　＋４　”となり、ナ
ントゲートＮＡＮＤ１及びＮＡＮＤ２及びＮＡＮＤ３の
出力は、他方の入力のＮ０Ｔ１またはＮ０Ｔ２またはＮ
−０Ｔ３の出力に依存する間の状態を維持する。したが
って、Ｎ０ＴＩまたはＮ０Ｖ２またはＮ０Ｔ３の入力側
の出力ポートが’　Ｈ”のとぎ、ナントゲートＮＡＮＤ
１よたはＮＡＮＤ２またはＮＡＮＤ３の出力は゛トド′
となり、Ｎ０Ｔ１またはＮ０Ｔ２またはＮ０Ｔ３の入力
の出力ポートがＬ″のとき、ナントゲートＮＡＮＤＩま
たはＮΔＮＯ２またはＮＡＮＤ３の出力はＬ”となり、
電子制御回路ＣＰＵの出力ポートの１１８　ＰＩ、１１
１１１により、コントロールバルブＶ１のソレノイドは
駆動回路Ｄ１またはベントバルブ■２のソレノイドは駆
動回路Ｄ２またはリリースバルブＶ３のソレノイドは駆
動回路Ｄ３によって励磁されることになる。

また、ポンピング出力の周波数が所定の範囲内から脱す
ると、周波数／電圧変換回路Ｆ／Ｖの出力は所定の電圧
範囲内が維持できなくなり、コンパレータＣＯＭＰ１ま
たはＧＯＭＰ２の出力の一方の出力がＬ″となり、ＮΔ
ＮＤ４の出力が“１」′′となる。また、は、ポンピン
グ出力のデユーティ比が所定の範囲内から脱すると、デ
ユーティ比／゛市圧変換回路Ｄ／Ｖの出力は所定の゛市
１ｒ範囲内が維持できなくなり、コンパレータＣＯＭＰ
３またはＣＯＭＰ４の出力の一方の出力が“Ｉ　Ｌ−１
１となり、ＮＡＮＤ４の出力が’　ｌ−１”となる。

このとき、フリップフロップＦＦは、ＮΔＮＤ４の出力
のＨ″の立ち上りでリセット状態となり、゛スリップフ
ロップＦＦの出力側のＯ端子出力をＨ”とする。同時に
、Ｎ０Ｔ９によってＡＮＤ６を閉じて、セットスイッチ
ＳＷ１！Ｉ及びリジュームスイッチＳＷ５の入力を否定
する。ノリツブ７０ツブＦＦの出力側の０端了出力のＨ
″は、Ｎ０丁４及びＮ０Ｔ５及びＮ０Ｔ６によってナン
トゲートＮＡＮＤＩ及びＮＡＮＤ２及びＮΔＮＤ３の一
方の入力を゛［″とし、ナントゲートＮＡＮＤ１及びＮ
ＡＮＤ２及びＮＡＮＤ３の出力は、そのゲートが閉じた
状態となり、他方の入力のＮ０ＴＩ及びＮ０Ｔ２及びＮ
０Ｔ３の出力に左右されることなく、ナントゲートＮＡ
ＮＤ１及びＮΔＮＤ２及びＮＡＮＤ３の出力は“Ｌ　Ｉ
＋となる。即ち、電子制御回路ＣＰＵの出力ボートのＨ
″、“Ｌ′°に関係なく、ナントゲートＮＡＮＤＩ及び
ＮＡＮＤ２及びＮＡＮＤ３の出力は、１１１　Ｉ＋とな
り、コントロールバルブ■１、ベントバルブ■２、リリ
ースバルブ■３のソレノイドは、各々励磁されるごとが
ない。

負圧アクヂュｆ−タＡＣは次のように構成されており、
作動する。

負圧アクチュエータＡＣはハウジングＡ５内に配設され
たダイアフラムＡ４によって封止された負圧室Ａ１を構
成し、前記ダイアフラムＡ４の反対側は大気側Ａ２とな
る。前記ダイアフラム△４は負圧室へ１側に配設された
圧縮コイルスプリングＡ３により附勢されている。なお
、前記ダイアフラムＡ４はスロットルバルブＳ■のバル
ブＢ２を開閉するスロットルロッドＢ１が接続されてい
る。

また、前記負圧アクチュエータＡＣの負圧室Ａ１には、
サージタンクＳＴの負圧をコントロールバルブ■１及び
ベントバルブ■２及びリリースバルブＶ３を介して導入
している。

前記コントロールバルブ■１はそのソレノイドが励磁状
態のとき、サージタンクＳＴの負圧を負圧アクチュエー
タＡＣ側に送出し、非励磁状態のとき、それを遮断する
ものである。また、ベントバルブＶ２は、そのソレノイ
ドが励磁状態のとき、コントロールバルブＶ１側から送
出された負圧を負圧アクチュエータＡＣ側に送出し、ジ
Ｉ励磁状態のとき、負圧アクチュエータＡＣ側の負圧を
大気中に排出する。そして、リリースバルブ■３は制御
系に異常が生じて、適格な制御が不可能になったとき、
負圧アクチュエータＡＣの負圧室Ａ１の負圧を大気中に
排出し、負圧室Ａ１を大気圧状態にするものである。こ
のとき、スロットルバルブＳＶは、スロットルロッドＢ
１に押し戻され、バルブＢ２を閉じる。通常、リリース
バルブＶ３のソレノイドは励磁状態にあり、ベントバル
ブ■２と負圧アクチュエータＡＣの負圧室Δ１とが連通
状態となっている。

コントロールバルブＶ１及びベントバルブＶ２はその制
御が電子制御回路ＣＰＵによってデユーティ比制御され
る。即ち、定速走行制御時には、電子制御回路ＣＰＵ内
で記憶車速とその時の車速とが比較され、その差が等し
くなるように、前記コントロールバルブＶ１及びベント
バルブＶ２のソレノイドを励磁する信号のデユーティ比
を決定する。例えば、減速が必要な場合にはデユーティ
比は小さくなり、ベントバルブ■２から大気を負圧アク
チュエータＡＣに連通させる時間の割合を大きくして、
ダイアフラムＡ４によってスロットルバルブＳＶを閉じ
る。逆に、加速が必要なときはデユーティ比を大きくし
、負圧アクチュエータＡＣによりスロットルバルブＳ■
を開ける。

次に、電子制御回路ＣＰＵのマイクロコンビ、′１−タ
の動作を第２図から第１２図のフローチャートを用いて
説明する。

’ＩＪ　３！スイツチＳＷＩがオンとなり、本プログラ
ムがスタートすると、ステップ１でメモリを初期設定す
る。このとき、制御状態分岐プログラムの制御状態Ｓ−
０のｒ待機状態制御フロー」を設定する。ステップ２で
各スイッチＳＷ２〜ＳＷ７の状態を読み込む。そして、
ステップ３でポンピングフラグをセット、即ち、ポンピ
ングフラグを立てる（　”　ｌ−１”とする）。

ステップ４は制御状ｉｓを判断して、それに応じた処理
機能の選択を行う分岐ステップである。

即ち、このプログラムが各制御状態に対応して分岐し、
その分岐されたプログラムに従って機能するようにプロ
グラミングされているから、各機能毎に制御状態Ｓを指
示して、各制御状態のフローの処理に入る。

ステップ１で制御状態Ｓ＝Ｏに設定されているから、ス
テップ４でＳ＝Ｏの「待機状態制御フロー」に入る。

制御状態Ｓ＝０；ｒ待機状態制御フロー」このフローで
は、リジュームスイッチＳＷ５の操作状態を検出し、制
御系をキャンセル状態とする。

このフローに入ると、まず、ステップ０１で全バルブ、
即ち、コントロールバルブ■１及びベントバルブ■２、
リリースバルブ■３をオフ状態とし、負圧アクチュエー
タＡＣの制御を停止して、定速走行制御の停止を行う。

そして、ステップ０２でリジュームスイッチＳＷ５の操
作状態を検出する。オンされているときにはステップ０
３で記憶車速をみて、記憶車速ＯＫｍ／ｈ（クリア状態
）でないとき、ステップ０４で制御状態Ｓ＝１の「フル
オン制御フローＪを設定し、更に、ステップ０５でバキ
ュームポンプＢＰを作動状態とするバキュームポンプフ
ラグを立てる（Ｈ″とする）。

即ち、制御状態Ｓ＝１の「フルオン制御フローＪに入る
準備を行う。

また、リジュームスイッチＳＷ５がオンされていないと
き、或いは、記憶車速がＯＫ！Ｒ／ｈ（クリア状態）の
ときは、リジューム機能を否定することであるから、制
御状ｉｓを変化させない。

制御状態Ｓ＝１　；　ｒフルオン制御フロー」このフロ
ーは、負圧アクチュエータＡＣを素早く所定の位置まで
駆動するために、見込制御を行うものである。即ち、制
御状態Ｓ＝４の「減速制御フロー１では、コントロール
バルブ■１がオフとなっており、負圧アクチュエータＡ
Ｃの負圧室Ａ１内の圧力が低下しており、ｒ待機制御フ
ロー」では本定速走行制御に入った時点、或いは、「キ
ャンセル制御フロー」の後であるから、負圧アクチュエ
ータＡＣの負圧室Ａ１内の負圧と設定速度とが一致して
いないから、このまま定速走行制御を再開して、コント
ロールバルブＶ１をデユーティ比制御しても、直らには
、所定のスロワ１〜ル開度に達することができないため
である。そこで、ス１ツブ１１で、このフローに初めて
入ったか判断して、初めて入ったとき、ステップ１２で
全バルブＶ１、Ｖ２、ｖ３をオンにして、ステップ１３
で予め車速に比例して長くするように定めたフルオン制
御時間を設定する。ステップ１１でこのフローに入って
フルオン制御時間を設定した後のときには、ステップ１
４ｒ設定したフルオンｉｌｉ制御時間の経過をみる。フ
ルオン制御時間を経過すると、まず、ステップ１５で、
コントロールバルブ■１をオフとし、ステップ１６で制
御状態Ｓ＝２を設定し、「定速制御フロー」に入る。

制御状態Ｓ＝２；　「定速制御フロー」このフローは、
記憶された車速で定速走行を行うためのフＵ−である。

ステップ２０１でリードスイッチＳＷ２のパルスから車
速を得て、車速からコントロールバルブ■１及びベント
バルブＶ２を開閉するデユーティ比を決定する。

ステップ２０２からステップ２０７はデユーティ比制御
による車速制御において、何等かの原因により車速が記
憶車速に制御できない場合のステップである。まず、ス
テップ２０５で車速偏差が１５触／ｈより大きくなると
、ステップ２０６１−リリースバルブ■３をオフとし、
負圧アクチュエータＡＣの負圧室Ａ１内の負圧を減じて
大気圧に等しくし、スロットルバルブＳ■の制御を解除
する。

そして、ステップ２０７でブザーをオンとして、それを
報知する。そして、ステップ２０２でＯｆａ偏差が１０
１に／ｈより小さくなると、ステップ２０３でリリース
バルブ■３をオンとし、ステップ２０４でブザーをオフ
とし、ステップ２０８でコントロールバルブＶ１及びベ
ントバルブ■２のデユーティ比制御が有効に作用し、車
輌の定速走行制御が可能となる。このとき、ステップ２
０２の車速偏差が１０１ｍ／ｈから、ステップ２０５の
車速偏差が１５ＫＪＲ／ｈに加速される間、及び、ステ
ップ２０５の車速偏差が１５ＫＩＲ／ｈからステップ２
０２の車速偏差が１０ＫＩＲ／ｈまで減速される間は、
負圧アクチュエータＡＣの制御を再開する設定値のヒス
プリシスとなる。

ステップ２０９でリジュームスイッチＳＷ５が所定時間
（ここでは、０．５秒）以上オンされると、ステップ２
１０で制御状ＫＳ＝３の「加速制御フロー」を設定する
。

そして、ステップ２１１でセットスイッチＳＷ４がオン
となると、ステップ２１２で制御状態Ｓ＝４の「減速制
御フロー」を設定する。ステップ２１３でクラッチスイ
ッチＳＷ３がオンのとき、ステップ２１４で制御状態Ｓ
＝１またはＳ＝２であるかを判断する。即ち、クラッヂ
スイップーＳＷ３にリジューム機能を持たせているから
、ｒ加速制御フローＪまたはｒ減速制御２１１７０−Ｊ
のいずれから、このフローに入ったかを判断し、両フロ
ーのいずれかからこのフローに入ったときは、ステップ
２１５で制御状態Ｓ＝６の「クラッチリジューム制御フ
ロー」が設定され、そうでないとき、ステップ２１６で
クラッチスイッチＳＷ３のオンにともなうキャンセル機
能の制御状態Ｓ＝５の１キャンセル制御フＯ−ｊが設定
される。ステップ２１７でブレーキスイッチＳＷ６がオ
ンとなると、ステップ２１８で制御状ＢＳ＝５の「キャ
ンセル制御フローＪが設定される。ステップ２１９及び
ステップ２２０で、低速リミットを判断し、現車速が所
定の制御車速以下であると、制御状態Ｓ＝７を設定し、
定速走行制御を禁止する。そして、ステップ２２１でｒ
バキュームポンプ制御号ブルーチン」の処理に入る。

制御状ＫＳ＝３　；　ｒ加１ｉｔｌｌｌｌｌ’７０−Ｊ
このフローは、車輌の定速走行制御中に加速して、定速
走行速度を更新するためのフローである。

まず、ステップ３１で全バルブ、即ち、コントロールバ
ルブ■１及びベントバルブ■２、リリースバルブＶ３を
オンとし、負圧アクチュエータＡＣの負圧室Ａ１の負圧
を上げ、スロットルバルブＳ■を間き、ステップ３２ぐ
リジュームスイッチＳＷ５がオフされるまで加速される
。リジュームスイッチＳＷ５がオフされると、ステップ
３３で制御状態Ｓ＝２のｒ定速制御フロー」を設定し、
そのときの車速をステップ３４でメモリに記憶する。

制御状態５＝４７ｒ減速制御フロー」このフローは定速走行制御中にυ制御重速を減速し、定
速走行制御を再開するためのフローであり、定速走行制
御中にセットスイッチＳＷ４がオンされると制御状態Ｓ
＝４となって、このｒ減速ａ＋＋Ｉ　１２１１フロー」
に入る。ステップ４１でキャンセル機能を有するクラッ
チスイッチＳＷ３またはブレーキスイッチＳＷ６のいず
れかのスイッチかオンであるか判断し、いずれか一つで
もオンのとき、ステップ４２で全バルブＶ１、Ｖ２、■
３をオフどして、「減速制御フロー」に入ってからの定
速走行制御の停止を行う。ステップ４１でクラッチスイ
ッチＳＷ３またはブレーキスイッチＳＷ６のいずれのス
イッチもオンされていないとき、ステップ４３でコント
ロールバルブＶ１及びベントバルブＶ２をオフ、リリー
スバルブＶ３をオンとする。

このように、負圧アクチュエータＡＣの負圧供給を断つ
と、徐々にスロットルバルブＳＶが閉じて行き、車速が
漸次域することになる。ステップ４４でセットスイッチ
ＳＷ４のオフを検出して、ステップ４５でセットスイッ
チＳＷ４がオフになった時点の車速を記憶する。そして
、ステップ４６で再び、キャンセル機能を有するクラッ
チスイッチＳＷ３またはブレーキスイッチＳＷ６のいず
れかがオンとなって、定速走行制御から脱しない限り、
ステップ４８で制御状ｆｍｓ＝１を設定し、ｒフルオン
制御フロー」に入る。即ち、減速制御はセットスイッチ
ＳＷ４がオンされている間継続し、セットスイッチＳＷ
４がオフとなった時点での車速で定速走行を再開する。

ステップ４６でクラッチスイッチＳＷ３よｌｃはブレー
キスイッチＳＷ６のいずれかがオンとなると、ステップ
４７で制御状態Ｓ−５を設定し、「キャンセルＬｌ制御
フローＪに入る。そして、ステップ４４でセットスイッ
チＳＷ４がオンであると、ステップ４９でバキュームポ
ンプフラグを立てる（”ｌ−（”）。

制御状１ｓ＝５　：　ｒｌｐンｔ／１ｚｌｌｌｔ［）ｏ
−ｊこのフローは、制御状態Ｓ＝２の「定速制御７０−
Ｊの処理中にクラッチスイッチＳＷ３またはブレーキス
イッチＳＷ６がオンとなると定速走行制御を解除するも
のである。ステップ５１でキャンセル機能を有するクラ
ッチスイッチＳＷ３またはブレーキスイッチＳＷ６がオ
ンとなると、ステップ５２で制御状ＢＳ＝Ｏの「待機状
態シリ御７０−Ｊが選択され、ステップ５３で全バルブ
■１、■２、Ｖ３をオフ状態とする。

制御状態Ｓ＝６：ｒクラッチリジューム＄制御フロー」このフローは、制御状態Ｓ＝２の「定速ｔｌｌ　１２１
１フローｊの処理中に、クラッチスイッチＳＷ３がオン
となり、一旦、定速走行制御を解除して、再び、定速走
行制御に入るための７０−である。まず、ステップ６１
で全バルブＶＩ　Ｖ２、ｖ３をオフ状態とし、ステップ
６２でクラッチスイッチＳＷ３がオフとなったことが判
断されると、ステップ６３で制御状態Ｓ＝１の「フルオ
ン制御フローＪに入る。

制御状態Ｓ＝７：ｒ低速リミット制師フロー」このフロ
ーは、ステップ２１９及びステップ２２０で車速か所定
の速度よりも低い場合にキャンセル及び記憶速度をクリ
アするものである。ステップ７１で記憶車速をクリアし
、ステップ７２で全バルブＶＬ　Ｖ２、ｖ３をオフとし
、ステップ７３で制御状態Ｓ−〇の「待機状態制御フＩ
］−」に入る。

以上が各制御状態ブローの説明である。

ぞして、「バキュームポンプ１１１１　ｔｉｔサブルー
チン」は、次のように制御するものである。

「バキュームポンプ制御サブルーチンＪスデップ２２１
で「バキュームポンプａ１１制御サブルーヂン」の処理
に入る。ステップ８１でバキュームポンプフラグが立っ
ている（“Ｈ”）か判断して、バキュームポンプフラグ
が立つでいるとき（”Ｈ”　）　、ステップ８２′ｃタ
イ？　１−１の設定時間が経過するまで、ステップ８３
でバキュームポンプＢＰを作動状態とする。ステップ８
２でタイマＴ１の設定時間が経過すると、ステップ８４
でバキュームポンプフラグを下ろしく　”　Ｌ　”　）
　、更に、ステップ８５でタイマＴ１をクリアする。そ
して、ステップ８１でバキュームポンプフラグが立って
いないとき（”Ｌ”）、ステップ８６でバキュームスイ
ッチフラグが立っている（“’＋１”）か判断し、バキ
ュームスイッチフラグが立っていないとき（”　Ｌ　”
　）　、ステップ９１でバキュ−ムスイッチＳＷ７がオ
ンしているかをみる２、ステップ９１でバキュームスイ
ッチＳＷ７がオンしていないとき、ステップ９０でバキ
ュームポンプＢＰを停止させる。ステップ９１でバキュ
ームスイッチＳＷ７のオンが判断されると、ステップ９
２でバキュームスイッチフラグを立゛Ｃる（“Ｈ′″）
。

−ｑ、ステップ９２でバキュームスイッチフラグが立つ
（”Ｈ”）と、ステップ８６でバキュームスイッチフラ
グが立っている（”Ｈ”）のを判断され、ステップ８７
でタイマＴ２の設定時間が経過するまで、ステップ８３
でバキュームポンプＢＰを作動状態とする。ステップ８
７でタイマＴ２の設定時間が経過すると、ステップ８８
でバキュームスイッチフラグを下ろしく′Ｌ”）、ステ
ップ８９でタイマエ２をクリアして、ステップ９０でバ
キュームポンプＢＰを停止させる。

ｒタイマインタラブドＪ第１３図は前記定速走行制御に割り込みをか（゛）る「
タイマインタラブド」のフローチャートである。

この処理は、次のように定速走行の制御中に、所定の時
間毎に割り込みをかけて、現在行われているプログラム
の処理を中断し、割り込み処理を行うしのである。この
割り込み処理を行うときは、元のプログラムのレジスタ
及びフラグ等の情報破壊が生じないように、この処理に
入るまでにスタック等にセーブし、割り込み処理が終了
したときに、再び情報をスタック等から回復させて、元
のプログラム処理に使用する。

まず、定速走行の制御中に、所定の時間毎にタイマで割
り込みがかかると、現在行われているプログラムの処理
を中断し、「タイマインタラブド」に入る。

ステップ１０１でポンピングフラグが立っている（“°
ト１”）か判所して、ポンピングフラグが立っていない
（“Ｌ″）とき、割り込み処理が終ｒし、再び情報を回
復させて、元のプログラム処理に戻る。ポンピングフラ
グが立っている（“Ｈ”）とき、ステップ１０２ｒ″ポ
ンピング出カフラグが立っている（“１」”）かみて、
立っているときは、ステップ１０３で出力をＬ″とし、
ステップ１０４でポンピング出力フラグを下しく”Ｌ”
）た後に、ステップ１０５でこの割り込み制御に使用す
るタイマをポンピング周期の９０％に設定する。

そして、ステップ１０９でポンピングフラグをドしくＬ
”）、定速走行の処理に入る。ステップ１０２でポンピ
ング出力フラグが立っていない（”Ｌ”）ときは、ステ
ップ１０６でポンピング出力を“ト１″とし、スラップ
１０７でポンピング出力フラグを立て（”ｌ−１”）た
後に、ステップ１０８で、この割り込み制御に使用づる
タイマをポンピング周期の１０％に設定する。そして、
ステップ１０９でポンピングフラグを下しく“Ｌ′°）
割り込み処理を終了する。

上記のように、本発明の電子制御回路用安全装置を用い
た定速走行装置でｔよ、セットスイッチＳＷ４またはリ
ジュームスイッチＳ　Ｗ　５をオンとすると、制御状態
Ｓ＝２の「定速制御フロー」に入ると共に、その立ち下
がり信号がＮ０Ｔ７またはＮ０Ｔ８及びＯＲ１を介して
、フリップフロラ１ＦＦをヒツトし、フリップフロップ
Ｆ［の出力側のＱ端子出力が’Ｈ”、Ｄ端子出力がＬ″
となり、電子制御回路ＣＰＵの監視状態に入る。このと
き、フリップフロップＦＦの’ＣＪＱ子出力の“Ｌ”は
、Ｎ０Ｔ４及びＮ０Ｔ５及びＮ０Ｔ６によってナントゲ
ートＮＡＮＤ１及びＮΔＮＤ２及びＮＡＮＤ３の一方の
入力が’　ｌ−１”となり、ナントゲートＮΔＮＤＩ及
びＮＡＮＤ２及σＮΔＮＤ３の出力は、他方の入力のＮ
０Ｔ１またはＮ０Ｔ２またはＮ０Ｔ３の出力に依ひする
ことになる。叩ら、ゲートが開かれた状態となる。

したがって、電子制御回路ＣＰＵで定速走行制御を行う
ことができる。このとき、ステップ１０５で設定したポ
ンピング出力のデユーティ比が１０％でしかも所定の周
波数範囲内のとき、周波数／電圧変換回路Ｆ／Ｖの出力
が所定の電圧範囲内にあり、コンパレータＣＯＭＰ１及
びＧＯＭＰ２の出）ｊｈ（１」′°であるから、ＮＡＮ
Ｏ／Ｉの出力はＩｔ　Ｌ　ＩＩで、フリップフロップＦ
Ｆの出力は変化しない。改に、セットされたフリップフ
ロップＦＦの出力側の０端子出力のＬ″は、Ｎ０Ｔ４及
びＮ０Ｔ５及びＮ０Ｔ６によってナントゲートＮＡＮ［
）１及びＮＡＮＤ２及びＮＡＮＤ３の一方の入力が“’
　１」”となり、ナントゲートＮＡＮＤＩ及びＮΔＮＤ
２及びＮＡＮＤ３の出力は、他方の入力のＮ０Ｔ１また
はＮ０Ｔ２またはＮ０Ｔ３の出力に依存する開の状態を
維持する。この状態で、Ｎ０Ｔ１またはＮ０Ｔ２または
Ｎ０Ｔ３の入力側の出力ボートがＨ″のとき、ナントゲ
ートＮＡＮＤ１またはＮＡＮｔ）２またはＮ０Ｔ３の出
力は゛冒−ビ′となり、Ｎ　ＯＴ　１またはＮ０Ｔ２ま
たはＮ０Ｔ３の入力の出力ボートが゛シ″のとき、ナン
トゲートＮＡＮＤＩまたはＮＡＮＤ２またはＮＡＮＤ３
の出力はＬ　”となり、電子制御回路ＣＰＵの出力ボー
トの゛ｌ−ビ′、１１　Ｌ　１１により、コントロール
バルブ■１のソレノイドは駆動回路Ｄ１またはベントバ
ルブ■２のソレノイドは駆動回路Ｄ２、リリースバルブ
Ｖ３のソレノイドは駆動回路Ｄ３によって励磁されるこ
とになる。

ポンピング出力のデユーティ比が１０％ひあるが所定の
周波数範囲外になっとだとき、周波数／電１〔変換回路
Ｆ／Ｖの出力が所定の電圧範囲外となり、コンパレータ
ＣＯＭＰＩ及びＣＯＭ　Ｉ〕２の出力が“’Ｌ”、ＮＡ
ＮＤ４の出力は’　ｌ−１”となり、フリップフロップ
ＦＦの出力は反転する。故に、リセットされたフリップ
フロップＦＦの出力側の０端子出力の“トド′は、Ｎ０
Ｔ４及びＮ　Ｏ１−５及びＮ　ＯＴ　６によってナント
ゲートＮＡＮＤ１及びＮＡＮＤ２及びＮＡＮＤ３の一方
の入力を“Ｌ”とし、ナントゲートＮＡＮＤ１及びＮＡ
ＮＤ２及びＮＡＮＤ３はそのゲートを閉じる。したがっ
て、電子制御回路ＣＰＵの出力ボートの’　ｌ−１”、
“し”によって、コントロールバルブｖ１、ベントバル
ブＶ２、リリースバルブ■３のソレノイドは励磁される
ことがないから、定速走行制御が電子制御回路ＣＰＵの
暴走に陥ることがない。

ぞして、ソフトウェア−の設定ではポンピング出力のデ
ユーティ比が１０％であるが、何笠かの影響でポンピン
グ出力の位相が反転する異常の場合には、デユーティ比
／電圧変換回路Ｄ／Ｖの出力は閾値電圧■叶より大とな
り、コンパレータＣＯＭＰ３の出力のみが“Ｌ″となり
゛、フリップ７０ツブＦｉｌよ、ＮＡＮＤ４の出力のＨ
ｔｌの立ち上りでリセット状態とし、フリップフロップ
ＦＦの出力側の０端子出力をＨ″とする。そして、Ｎ０
Ｔ４及びＮ０Ｔ５及びＮ０Ｔ６によって、ナンドゲ−１
−Ｎ　Ａ　Ｎ　Ｄ　１及びＮＡＮＤ２及びＮＡＮＤ３を
閉じるから、電子制御回路ＣＰＬＪの出力ボートの１」
”、°Ｌ”に関係なく、コントロールバルブ■１、ベン
トバルブＶ２、リリースバルブ■３のソレノイドは励磁
されることがないから、定速走行制御が電子制御回路Ｃ
ＰＵの暴走に陥ることがない。

上記の実施例では、コンパレータＣＯＭＰ１及びＣＯＭ
Ｐ２並びにコンパレータＣＯＭＰ３及びＣＯＭ　Ｐ　４
は、ウィンド形コンパレータを構成しているが、この構
成はポンピング出力を周波数／電圧変換回路Ｆ／Ｖまた
はデユーティ比／電圧変換回路Ｄ／Ｖに導いた後の出力
とした電圧出力を対象とし、その処理としてウィンド形
コンパレータを用いたものである。しかし、本発明を実
施する場合には、異常に対応するポンピング出力のデユ
ーティ比を検出しているから、パルス幅比較回路を使用
できる。前記パルス幅比較回路で判断する場合には、ポ
ンピング出力のパルスの立ち上りまたは立ち下りで基準
パルス幅艮の単安定回路をトリガすると共に、前記基準
パルス幅長とポンピング出力とを比較する構成とすれば
よい。または、パルス幅をクロックパルスによって計数
し、その結果を判断してもよい。これらは、周波数／電
圧変換回路Ｆ／Ｖ及びウィンド形コンパレータ、デユー
ティ比／電圧変換回路Ｄ／Ｖ及びウィンド形コンパレー
タの組み合せと同様の監視回路の機能を持たせることが
できる。

上記各実施例によれば、いずれの回路構成を用いても、
譬え、電子制御回路ＣＰＵの内部でポンピング出力の周
波数が増減しでも、或いはデューティ比が変化しても、
或いは位相が反転し７ても、異常時に電子制御回路ＣＰ
Ｕの出力をゲート手段を構成するゲート回路によって拘
束でることができる。

第１４図は本発明の電子制御回路用安全Ｋ　Ｆｔを用い
た他の実施例の全体構成図を示す。

この電子制御回路の基本的構成は第１６図の従来例の構
成と同一であるので、図において、従来例と同−符号及
び同一記号は、従来例と同一または相当部分を示すもの
である。また、フリップ７０ツブＦＦは上記本発明の実
施例と同じセット−リセットフリップ７０ツブである。

電子制御回路ＣＰｔＪの出力ボートＰ１　、Ｐ２　、Ｐ
３の出力はアンドゲートＡＮＤ１．ＡＮＤ２．ＡＮＤ３
を介して各駆動回路の入力となっている。そして、フリ
ップフロップＦＦのリセット側端子Ｒは制御開始信号が
“ＨＩＴになった後、“し”に反転しないようにダイオ
ードＤ７及び抵抗Ｒ４０及びコンデンサＣ４０を具備し
ている。

本実施例の電子制御回路用安全装置は、ジェネラルフロ
ーチャートの実行中にポンピングフラグを立て、従来と
同様の制御処理を行う。このときの、「タイマインタラ
ブ１〜．１のフローチャートは、第１５図の如くなる。

Ｖタイマインタラブド」この処理は、ジェネラルフローチャートの実行中に、所
定の時間毎に割り込みをかけて、現在行われているプロ
グラムの処理を中断し、割り込み処理を行うものである
。この割り込み処理を行うとぎは、両名の場合と同様に
、元のプログラムのレジスタ及びフラグ等の情報破壊が
生じないように、この処理に入るまでにスタック等にセ
ーブし、割り込み処理が終了したときに、再び情報をス
タック等から回復させて、元のプログラム処理に使用す
る。

ステップ１１１でポンピングフラグが立っている（“’
Ｈ”）か判断して、ポンピングフラグが立っていないと
き、ジェネラルフローチャートの処理に戻る。ステップ
１１１でポンピングフラグが立っている（“Ｈ′°）と
き、ステップ１１２で電子制御回路ＣＰＵのポンピング
出力ボートがＨ″の場合にはＬ”に、Ｌ”の場合には’
　ｌ−（”に反転させる。そして、ステップ１１３でポ
ンピングフラグを下しく　”　Ｌ　”　）　、ジェネラ
ルフローチャートの処理に戻る。

上記のように、本実施例の電子制御回路用安全装置では
、制御開始信号の立ち上り信号が、フリップ７０ツブＦ
Ｆをセットし、フリップフロップＦＦの出力側のＱ端子
出力が“Ｈ”、０１子出力が“Ｌ゛′となり、電子制御
回路ＣＰＵの監視状態に入る。このとき、フリップフロ
ップＦ　Ｆ　（７）　Ｑ　ｒ５子出力の′Ｈ”は、アン
ドゲートＡＮＤＩ及びＡＮＤ２及びＡＮＤ３の一方の入
力が゛［１″となり、アンドゲートＡＮＤＩ及びＡＮＤ
２及びＡＮＤ３の出力は、他方の電子制御回路ＣＰＵの
出力ボートの出力に依存することになる。即ち、ゲート
が開かれた状態となる。

したがって、電子制御回路ＣＰＵで制御処理を行うこと
ができる。このとき、ポンピング出力に異常がなければ
Ｎ０Ｔ７の出力が“Ｌ”であるから、フリップフロップ
ＦＦの出力は変化しない。

しかし、ポンピング出力に異常があるとＮ　ＯＴ７の出
力が１−１”となり、フリップフロップＦＦがリセット
され、アンドゲートＡＮＤＩ及びΔＮＤ２及びＡＮＤ３
を閉じ、アンドゲートＡＮＤ１及びＡＮＤ２及びＡＮＤ
３は、他方の電子制御回路ＣＰＵの出力ボートの出力を
拘束することになる。したがって、電子ａｉ制御回路Ｃ
ＰＵの暴走で制御系までも暴走することがない。

上記のように本発明の実施例では、入力信号に応じて出
力信号を発生ずる電子制御回路ＣＰ　Ｕと、前記電子制
御回路ＣＰＵが正常に作動しているとぎ、所定のデユー
ティ比で出力するポンピング回路とを同一マイクロコン
ピュータ内で処理しているが、本発明を実施する場合は
、ポンピング回路を別の回路構成として、電子制御回路
ＣＩ）　Ｕの出力で発振回路、分周回路、或いは電圧制
御形発振回路等を制御する構成としてもよい。

また、上記のように本発明の実施例では、ゲート手段を
構成するゲート回路としてＮ　Ａ　Ｎ　ｌ）回路及びΔ
ＮＤｔｉ”ｉｌ路を使用しているが、本発明を実施１°
る場合は、それに限定されるしのではなく、ＮＯＲ回路
、アナログゲート、リレー等の一方の入力で他方の入力
を拘束できる回路構成であればよい。これらのゲート手
段は制御対象の必要な箇所に設定すればよい。

そして、電子制御回路の制御を開始させる信号及び前記
監視回路の出力を入力とする記憶手段においても、本実
施例ではセット・リセットフリップ７０ツブを用いてい
るが、本発明を実施する場合は、それに限定されるもの
ではなく、フリップフロップ、リレー等の入力信号を記
憶できる手段であればよい。

更に、本発明の実施例では、ポンピング出力のデユーテ
ィ比は通常状態で１０％に設定しているが、これはポン
ピング出力の反転を判断するものであるから、本発明を
実施する場合には、デユーティ比５０％以外であればよ
い。

なお、上記本発明の実施例では、主に定速走行装置の事
例で電子制御回路用安全装置を説明したが、本発明を実
施する場合には、前記定速走行装置に限定されるもので
はない。

［発明の効果］以上のように、本発明の電子制御回路用安全装置は、入
力信号に応じて出力信号を発生する電子制御回路と、前
記電子制御回路の出力信号に応じて負荷を駆動する駆動
回路と、前記電子制御回路の作動状態を出力するポンピ
ング回路の出力状態を判ＩＩｉづる監視回路と、前記電
子制御回路の制御を開始させる信号及び前記監視回路の
出力を入力とする記憶手段の出力で負荷の入力を制御す
るゲート手段から構成されるものひあるから、電子シリ
卯回路が暴走したとぎに、その出力状態を指定の出力状
態にし、電子制御回路によって制す１１される対象が好
ましくない状態に陥るのを防止し、その制御系の停止状
態を保持することができる。

【図面の簡単な説明】

第１図は本発明の電子制御回路用安全装置の実施例を定
速走行装置に用いた全体構成図、第２図から第１２図は
電子制御回路の定速走行制御動作のフローチャート、第
１３図は前記定速走行制御に割り込みをかけるタイマイ
ンタラブドの７０−チ１１−ト、第１４図は本発明の電
子制御回路用安全装置の他の実施例の全体構成図、第１
５図は第１４図の実施例の制御処理中に割り込みをかけ
るタイマインクラブドのフローヂＶ−ト、第１６図は従
来の一般的なマイクロコンビ江−夕を用いた定電圧電源
回路及び出力回路の要部の構成図ひある。図において、ＢＰ・・・バキュームポンプ、Ｓ■・・・スロットルバルブ、ＡＣ・・・負圧アクチュエータ、ＳＴ・・・サージタンク、ＣＰＵ・・・電子制御回路、ＦＦ・・・フリップノロツブ、Ｆ／Ｖ・・・周波数／電圧変換回路、Ｄ／Ｖ・・・デユーティ比／電圧変換回路、ＮＡＮＤＩ
〜ＮΔＮＤ４・・・ナントゲート、ＧＯＭＰＩ〜ＣＯＭ
Ｐ４・・・コンパレータ、ＡＮＤＩ〜ＡＮＯ６・・・ア
ンドゲート、Ｎ０ＴＩ〜Ｎ０Ｔ９・・・ノット回路、Ｑ
１〜Ｑ７・・・トランジスタ、０１〜Ｄ１・・・ダイオード、である。なお、図中、同−符号及び同一記号は、同一または相当
部分を示す。

Claims

【特許請求の範囲】

（１）　入力信号に応じて出力信号を発生する電子制御
回路と、該電子制御回路の出力信号に応じて負荷を駆動
する駆動回路と、前記電子制御回路の作動状態を出力するポンピング回路
と、該ポンピング回路の出力状態を判断する監視回路と
、前記電子制御回路の制御を開始させる信号及び前記監視
回路の出力を入力とする記憶手段と、該記憶手段の出力
で負荷の入力を制御するゲート手段と、から構成されることを特徴とする電子制御回路用安全装
置。
（２）　前記電子制御回路の作動状態を出力するポンピ
ング回路と、該ポンピング回路の出力状態を判断する監
視回路は、電子制御回路が正常に作動しているとき、所
定の周波数と所定のデューティ比で出力するポンピング
回路と、前記ポンピング回路の出力が所定の周波数と所
定のデューティ比であるか判断する比較回路からなるこ
とを特徴とする特許請求の範囲第１項に記載の電子制御
回路用安全装置。
（３）　前記電子制御回路は、マイクロコンピュータと
したことを特徴とする特許請求の範囲第１項または第２
項に記載の電子制御回路用安全装置。
（４）　前記ポンピング回路は、マイクロコンピュータ
内での処理としたことを特徴とする特許請求の範囲第１
項または第２項に記載の電子制御回路用安全装置。
（５）　前記電子制御回路及びポンピング回路は、マイ
クロコンピュータ内での処理としたことを特徴とする特
許請求の範囲第１項または第２項に記載の電子制御回路
用安全装置。
（６）　前記比較回路は、ウィンド形コンパレータとし
たことを特徴とする特許請求の範囲第２項に記載の電子
制御回路用安全装置。
（７）　前記比較回路は、パルス幅比較回路としたこと
を特徴とする特許請求の範囲第２項に記載の電子制御回
路用安全装置。
（８）　前記記憶回路は、フリップフロップとしたこと
を特徴とする特許請求の範囲第１項に記載の電子制御回
路用安全装置。