JPS62163181A - 画像処理回路 - Google Patents
画像処理回路Info
- Publication number
- JPS62163181A JPS62163181A JP416186A JP416186A JPS62163181A JP S62163181 A JPS62163181 A JP S62163181A JP 416186 A JP416186 A JP 416186A JP 416186 A JP416186 A JP 416186A JP S62163181 A JPS62163181 A JP S62163181A
- Authority
- JP
- Japan
- Prior art keywords
- data
- dynamic ram
- color
- signal
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はカラー画像処理装置の画像処理回路に関するも
のである。
のである。
［従来の技術］
従来の画像処理装置における、画像処理回路としてのマ
スキング回路は、テーブルメモリを持たない演算回路で
構成されているか、またはスタティックＲＡＭやＲＯＭ
を用いたテーブルメモリにより構成されていた。しかし
、前者の演算回路によるマスキングではマスキング処理
が単純な線形変換しかできず、また後者のスタティック
ＲＡＭで大容量のマスキングテーブルを構成すると高価
になるとともに、ＩＣを実装するために広い面積が必要
となり、小型化に向かないという問題があり、更にＲＯ
Ｍの場合はスタティックＲＡＭの場合と同様に広い面積
を必要とし、かつマスクデータの変更ができないという
問題があった。
スキング回路は、テーブルメモリを持たない演算回路で
構成されているか、またはスタティックＲＡＭやＲＯＭ
を用いたテーブルメモリにより構成されていた。しかし
、前者の演算回路によるマスキングではマスキング処理
が単純な線形変換しかできず、また後者のスタティック
ＲＡＭで大容量のマスキングテーブルを構成すると高価
になるとともに、ＩＣを実装するために広い面積が必要
となり、小型化に向かないという問題があり、更にＲＯ
Ｍの場合はスタティックＲＡＭの場合と同様に広い面積
を必要とし、かつマスクデータの変更ができないという
問題があった。
［発明が解決しようとする問題点］
本発明は上記従来例に鑑みなされたもので、小さな回路
面積で大容量のマスクテーブルを作成できるとともに、
マスクデータが書き変え可能な画像処理回路を提供する
ことを目的とする。
面積で大容量のマスクテーブルを作成できるとともに、
マスクデータが書き変え可能な画像処理回路を提供する
ことを目的とする。
［問題点を解決するための手段］
この問題を解決する一手段として、例えば第１図に示す
実施例のマスキング回路は、色順次画像データを並行な
画像データに変換する変換手段のデータ変換器１と、色
指定信号のモード信号６と、色順次データ４とクロック
５及びモード信号６を入力するダイナミックＲＡＭを備
えたマスク情報を格納しているテーブルメモリ３とを備
える。
実施例のマスキング回路は、色順次画像データを並行な
画像データに変換する変換手段のデータ変換器１と、色
指定信号のモード信号６と、色順次データ４とクロック
５及びモード信号６を入力するダイナミックＲＡＭを備
えたマスク情報を格納しているテーブルメモリ３とを備
える。
［作用］
かかる第１図の構成において、テーブルメモリ３のダイ
ナミックＲＡＭには、予めマスキング情報が格納されて
おり、データ変換器１によって並列に変換された色画像
データ（３×ｎビツト）と、モード信号６がテーブルメ
モリ３（ダイナミックＲＡＭ）のアドレス信号として入
力されている。テーブルメモリ３のマスク情報はクロッ
ク５に同期して、例えば２ビツトのモード信号６がＯＯ
の時はイエロのマスキング情報が、モード信号６が０１
の時はマゼンダのマスキング情報が、モード信号６が１
０の時はシアンのマスキング情報が色順次に出力される
。また、モード信号６が１１の時（黒色データ）に、リ
フレッシュコントローラ２によ°つてダイナミックＲＡ
Ｍのリフレッシュが行なわれる。
ナミックＲＡＭには、予めマスキング情報が格納されて
おり、データ変換器１によって並列に変換された色画像
データ（３×ｎビツト）と、モード信号６がテーブルメ
モリ３（ダイナミックＲＡＭ）のアドレス信号として入
力されている。テーブルメモリ３のマスク情報はクロッ
ク５に同期して、例えば２ビツトのモード信号６がＯＯ
の時はイエロのマスキング情報が、モード信号６が０１
の時はマゼンダのマスキング情報が、モード信号６が１
０の時はシアンのマスキング情報が色順次に出力される
。また、モード信号６が１１の時（黒色データ）に、リ
フレッシュコントローラ２によ°つてダイナミックＲＡ
Ｍのリフレッシュが行なわれる。
［実施例］
以下、添付図面を参照して本発明の実施例を詳細に説明
する。
する。
［マスキング回路の説明（第１図〜第３図）］第１図は
本発明の一実施例を示すマスキング回路のブロック図で
ある。
本発明の一実施例を示すマスキング回路のブロック図で
ある。
１はクロック５に同期して入力される色順次データ４を
、パラレルデータに変換するデータ変換器、２はテーブ
ルメモリ３を構成するダイナミックＲＡＭ （ＤＲＡＭ
）のリフレッシュを制御するリフレッシュコントローラ
である。３はマスキングデータを格納しているテーブル
メモリで、データ変換器１よりのパラレル画像データ及
びモード信号をアドレス信号として、クロック５に同期
して色順次データ７を出力する。４はクロック５に同期
して入力される色順次データ、６は２ビットのモード信
号で色順次データ４の色成分を示している。
、パラレルデータに変換するデータ変換器、２はテーブ
ルメモリ３を構成するダイナミックＲＡＭ （ＤＲＡＭ
）のリフレッシュを制御するリフレッシュコントローラ
である。３はマスキングデータを格納しているテーブル
メモリで、データ変換器１よりのパラレル画像データ及
びモード信号をアドレス信号として、クロック５に同期
して色順次データ７を出力する。４はクロック５に同期
して入力される色順次データ、６は２ビットのモード信
号で色順次データ４の色成分を示している。
第２図はクロック５とモード信号６及び色順次データ４
の関係を示すタイミングチャートである。
の関係を示すタイミングチャートである。
ここで、ｙＯ，ｍｏ、ｋｏはそれぞれイエロ、マゼンダ
、シアン、黒の１番目の画像データを示し、ｙｌ、ｍｌ
、ｃｌ、ｋｌは、それぞれ各色に対応する２番目のデー
タであることを示している。
、シアン、黒の１番目の画像データを示し、ｙｌ、ｍｌ
、ｃｌ、ｋｌは、それぞれ各色に対応する２番目のデー
タであることを示している。
第３図は２ビツトのモード信号６の色指定を表した図で
、第２図を参照してもわかる通り、モードＯＯはイエロ
、モード０１はマゼンダ、モード１０はシアン、モード
１１は黒色を示している。
、第２図を参照してもわかる通り、モードＯＯはイエロ
、モード０１はマゼンダ、モード１０はシアン、モード
１１は黒色を示している。
［データ変換器の説明（第４図）］
第４図はデータ変換器１のブロック図である。
２０はデコーダでモード信号６とクロック５を入力して
おり、クロック５に同期してラッチ信号２７〜３０を出
力し、ラッチ回路２１〜２６をラッチする。
おり、クロック５に同期してラッチ信号２７〜３０を出
力し、ラッチ回路２１〜２６をラッチする。
２７はモード信号６が００のときにデコーダ２０より出
力されるラッチ信号である。同様に２８はモード信号６
が０１．２９はモード信号６が１０．３０はモード信号
６が１１の時に出力されるラッチ信号である。。従って
ラッチ回路２１にはイエロデータが、ラッチ回路２２に
はマゼンタデータ、ラッチ回路２３にはシアンデータが
それぞれラッチされる。
力されるラッチ信号である。同様に２８はモード信号６
が０１．２９はモード信号６が１０．３０はモード信号
６が１１の時に出力されるラッチ信号である。。従って
ラッチ回路２１にはイエロデータが、ラッチ回路２２に
はマゼンタデータ、ラッチ回路２３にはシアンデータが
それぞれラッチされる。
このようにしてｎビットのイエロデータ８、マゼンタデ
ータ９、シアンデータ１０及びモード信号６とがテーブ
ルメモリ３のアドレスとして入力され、クロック５に同
期して色順次データ７が読み出される。これを示したの
が第５図である。
ータ９、シアンデータ１０及びモード信号６とがテーブ
ルメモリ３のアドレスとして入力され、クロック５に同
期して色順次データ７が読み出される。これを示したの
が第５図である。
［テーブルメモリ読出タイミング（第５図）］］第５は
色順次データ４の入力タイミング及びテーブルメモリ３
の読出タイミング及びリフレッシュタイミングを示す図
である。
色順次データ４の入力タイミング及びテーブルメモリ３
の読出タイミング及びリフレッシュタイミングを示す図
である。
まずタイミングＴ１でイエロデータ（ｙｏ）が、タイミ
ングＴ２でマゼンタデータ（ｍｏ）が、タイミングＴ２
でシアンデータ（ＣＯ）がそれぞれ入力され、タイミン
グＴ４でそれぞれの色データがラッチ回路２４〜２６に
ラッチされる。
ングＴ２でマゼンタデータ（ｍｏ）が、タイミングＴ２
でシアンデータ（ＣＯ）がそれぞれ入力され、タイミン
グＴ４でそれぞれの色データがラッチ回路２４〜２６に
ラッチされる。
また同じタイミングＴ４て、リフレッシュコントローラ
２よりリフレッシュ信号１１がテーブルメモリ３のＤＲ
ＡＭに入力され、ＤＲＡＭのりフレッシュが実行される
。
２よりリフレッシュ信号１１がテーブルメモリ３のＤＲ
ＡＭに入力され、ＤＲＡＭのりフレッシュが実行される
。
タイミングＴ５ではテーブルメモリ３に入力されたアド
レス信号ｙｏ、ｍｏ、ｃｏ及びモード信号６（００）よ
り、マスキング処理された色順次データｙＯ′がクロッ
ク５に同期して出力される。次にタイミングＴ６でモー
ド信号６が０１になるとｍｏ’ が読み出され、タイミ
ングＴ７でモード信号６が１０となるとｃＯ′が読み出
される。このようにして入力された色順次データ４は、
テーブルメモリ３によってマスキング処理がなされ、入
力される色データ数に対応するクロック分遅れたマスキ
ング処理済色順次データ７として出力される。
レス信号ｙｏ、ｍｏ、ｃｏ及びモード信号６（００）よ
り、マスキング処理された色順次データｙＯ′がクロッ
ク５に同期して出力される。次にタイミングＴ６でモー
ド信号６が０１になるとｍｏ’ が読み出され、タイミ
ングＴ７でモード信号６が１０となるとｃＯ′が読み出
される。このようにして入力された色順次データ４は、
テーブルメモリ３によってマスキング処理がなされ、入
力される色データ数に対応するクロック分遅れたマスキ
ング処理済色順次データ７として出力される。
以上説明したように本実施例によれば、マスキング用テ
ーブルをＤＲＡＭで構成し、色順次データを入力し、そ
のデータ中にマスキング処理を行わない色データを設け
て、その色の入力タイミングでＤＲＡＭをリフレッシュ
することにより、マスキングＩＡ３！Ｉ！を中断するこ
となく、ＤＲＡＭのリフレッシュが実行でき、しかも単
純な回路で充分高速に処理することができる。
ーブルをＤＲＡＭで構成し、色順次データを入力し、そ
のデータ中にマスキング処理を行わない色データを設け
て、その色の入力タイミングでＤＲＡＭをリフレッシュ
することにより、マスキングＩＡ３！Ｉ！を中断するこ
となく、ＤＲＡＭのリフレッシュが実行でき、しかも単
純な回路で充分高速に処理することができる。
また、ブラックデータのタイミングは、マスキング処理
の段階では不必要な時間と見えるが、例えば黒抽出処理
等においては必要な時間となり、カラー画像処理全体と
して見ればスループットを低下させていないという効果
がある。
の段階では不必要な時間と見えるが、例えば黒抽出処理
等においては必要な時間となり、カラー画像処理全体と
して見ればスループットを低下させていないという効果
がある。
なお、本実施例では色順次データをイエロ、シアン、マ
ゼンタ、ブラックデータとしたが、これに限定されるも
のではなく、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黒
（ＢＫ）の色順次データの場合も同様にして実現できる
。
ゼンタ、ブラックデータとしたが、これに限定されるも
のではなく、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黒
（ＢＫ）の色順次データの場合も同様にして実現できる
。
［発明の効果］
以上述べた如く本発明によれば、マスクテーブルにダイ
ナミックＲＡＭを用いることにより、小さな回路面積で
安価で書き変え可能な大容量の画像処理回路を提供でき
るという効果がある。
ナミックＲＡＭを用いることにより、小さな回路面積で
安価で書き変え可能な大容量の画像処理回路を提供でき
るという効果がある。
第１図は本発明の一実施例のマスキング回路のブロック
図、 第２図はマスキング回路の入力信号のタイミングチャー
ト、 第３図はモード信号の定義を表した図、第４図はデータ
変換器のブロック図、 第５図はマスキング回路の入力信号と出力信号のタイミ
ングチャートである。 図中、１・・・データ変換器、２・・・リフレッシュメ
モリ、３・・・テーブルメモリ、４・・・色順次データ
、５・・・クロック、６・・・モード信号、７・・・色
順次デーり（マスキング処理済）、１１・・・リフレッ
シュ信号、２０・・・デコーダ、２１〜２６・・・ラッ
チ回路、２７〜３０・・・う・ンチイ言号である。
図、 第２図はマスキング回路の入力信号のタイミングチャー
ト、 第３図はモード信号の定義を表した図、第４図はデータ
変換器のブロック図、 第５図はマスキング回路の入力信号と出力信号のタイミ
ングチャートである。 図中、１・・・データ変換器、２・・・リフレッシュメ
モリ、３・・・テーブルメモリ、４・・・色順次データ
、５・・・クロック、６・・・モード信号、７・・・色
順次デーり（マスキング処理済）、１１・・・リフレッ
シュ信号、２０・・・デコーダ、２１〜２６・・・ラッ
チ回路、２７〜３０・・・う・ンチイ言号である。
Claims (2)
- （１）クロックに同期して複数の色画像データを色順次
に入力して処理する画像処理回路であつて、色順次画像
データを並行な画像データに変換する変換手段と、前記
クロックに同期して色順次データの色指定を行う色指定
信号と、該色指定信号と前記変換手段の出力をアドレス
として入力するマスク情報を格納しているダイナミック
ＲＡＭとを備え、該ダイナミックＲＡＭより前記クロッ
クに同期して色順次にマスク情報を読み出すようにした
ことを特徴とする画像処理回路。 - （２）ダイナミックＲＡＭのリフレッシュは所定の色指
定信号のタイミングで行われることを特徴とする特許請
求の範囲第１項記載の画像処理回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP416186A JPS62163181A (ja) | 1986-01-14 | 1986-01-14 | 画像処理回路 |
| DE19863629195 DE3629195A1 (de) | 1986-01-14 | 1986-08-28 | Farbbildverarbeitungsgeraet |
| US07/372,172 US5060059A (en) | 1986-01-14 | 1989-06-27 | Color image processing apparatus for converting color-sequential image data into color-parallel image data |
| US07/738,092 US5117284A (en) | 1986-01-14 | 1991-07-30 | Color image processing apparatus |
| US07/842,636 US5253048A (en) | 1986-01-14 | 1992-02-27 | Color image processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP416186A JPS62163181A (ja) | 1986-01-14 | 1986-01-14 | 画像処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62163181A true JPS62163181A (ja) | 1987-07-18 |
Family
ID=11577016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP416186A Pending JPS62163181A (ja) | 1986-01-14 | 1986-01-14 | 画像処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62163181A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52120625A (en) * | 1976-04-02 | 1977-10-11 | Toshiba Corp | Video information processing unit |
| JPS56169965A (en) * | 1980-06-02 | 1981-12-26 | Ricoh Co Ltd | Data conversion circuit |
| JPS58178355A (ja) * | 1982-04-14 | 1983-10-19 | Fuji Photo Film Co Ltd | デイジタル色修正方式及び装置 |
| JPS60207189A (ja) * | 1984-03-31 | 1985-10-18 | 株式会社東芝 | 画像信号処理装置 |
-
1986
- 1986-01-14 JP JP416186A patent/JPS62163181A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52120625A (en) * | 1976-04-02 | 1977-10-11 | Toshiba Corp | Video information processing unit |
| JPS56169965A (en) * | 1980-06-02 | 1981-12-26 | Ricoh Co Ltd | Data conversion circuit |
| JPS58178355A (ja) * | 1982-04-14 | 1983-10-19 | Fuji Photo Film Co Ltd | デイジタル色修正方式及び装置 |
| JPS60207189A (ja) * | 1984-03-31 | 1985-10-18 | 株式会社東芝 | 画像信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01270683A (ja) | 半導体集積回路 | |
| JPH0284689A (ja) | ビデオメモリ装置 | |
| JPH07236151A (ja) | デジタルビデオスイッチャ | |
| JPS62163181A (ja) | 画像処理回路 | |
| JPH0567203A (ja) | 信号処理用プロセツサ | |
| JPH1098743A (ja) | 輝度信号の計算装置及びその方法 | |
| JPH07264395A (ja) | 画像縮小装置 | |
| JPH09277500A (ja) | 画像形成方法とその装置 | |
| JP2000020705A (ja) | 並列画像処理プロセッサ | |
| JPH08123683A (ja) | 並列プロセツサ装置 | |
| JPH03292698A (ja) | シフトレジスタ回路 | |
| JPH02110594A (ja) | ビデオメモリ制御装置 | |
| JPS6235970A (ja) | グラフイツクデイスプレイ装置 | |
| JPH0225895A (ja) | ディスプレイ装置 | |
| JPS61239793A (ja) | フレ−ムメモリ−装置 | |
| JPH0818421A (ja) | リセットパルス発生回路 | |
| JPH0470262A (ja) | 画像データ時間軸変換回路 | |
| JPH0683294A (ja) | 表示制御装置 | |
| JPS6317491A (ja) | アトリビユ−ト制御回路 | |
| JPS6074776A (ja) | 圧縮データ伸張方法 | |
| JPH0646399B2 (ja) | ディジタル信号処理回路 | |
| JPS61102895A (ja) | メモリ制御回路 | |
| JPH08272927A (ja) | 画像処理装置 | |
| JPH0219894A (ja) | 表示色拡張装置 | |
| JPS61246835A (ja) | パタ−ンシフト回路 |