JPS62159487A - 半導体レ−ザおよびその製造方法 - Google Patents
半導体レ−ザおよびその製造方法Info
- Publication number
- JPS62159487A JPS62159487A JP173886A JP173886A JPS62159487A JP S62159487 A JPS62159487 A JP S62159487A JP 173886 A JP173886 A JP 173886A JP 173886 A JP173886 A JP 173886A JP S62159487 A JPS62159487 A JP S62159487A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- width
- substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体レーザとその製造方法に関するもので
ある。
ある。
従来の技術
最近、半導体レーザは光通信等の分野で盛んに利用され
るようになってきた。以下第３図を参照して従来の半導
体レーザについて説明する（例えば「エレクトロン・レ
ターＪ （Ｅｌｅｃｔｒｏｎ Ｌｅｔｔｅｒ。
るようになってきた。以下第３図を参照して従来の半導
体レーザについて説明する（例えば「エレクトロン・レ
ターＪ （Ｅｌｅｃｔｒｏｎ Ｌｅｔｔｅｒ。
Ｋａｗａｇｕｃｈｉ第１５巻、１９７９年、６６９頁）
。
。
第３図において、１はｎ型ＩｎＰ 基板、２はｎ型Ｉｎ
Ｐ 層、３はＩｎ ＧａＡｓ Ｐ活性層、４はＰ型Ｉ
ｎＰ 層、６はｎ型ＩｎＧａＡｓＰ層、６は高濃度Ｐ型
Ｚｎ拡散領域、７はＰ型オーミック電極、８はｎ型オー
ミック電極である。Ｐ型オーミック電極から注入された
電流は、Ｚｎ拡散領域６を集巾約に通過して活性層３に
達するので低いしきい値電流が実現される。
Ｐ 層、３はＩｎ ＧａＡｓ Ｐ活性層、４はＰ型Ｉ
ｎＰ 層、６はｎ型ＩｎＧａＡｓＰ層、６は高濃度Ｐ型
Ｚｎ拡散領域、７はＰ型オーミック電極、８はｎ型オー
ミック電極である。Ｐ型オーミック電極から注入された
電流は、Ｚｎ拡散領域６を集巾約に通過して活性層３に
達するので低いしきい値電流が実現される。
発明が解決しようとする問題点
しかし、以上のような構成では、しきい値電流を小さく
するために拡散領域の幅を小さくするにつれてＰ＋Ｚｎ
拡散領域を有するｎ型Ｉｎ ＧａＡｓ Ｐ層６とこれに
接続されるＰ型オーミック電極７との間の接触が十分で
なくな９、この間の接触抵抗が犬きくなるという問題を
有していた。
するために拡散領域の幅を小さくするにつれてＰ＋Ｚｎ
拡散領域を有するｎ型Ｉｎ ＧａＡｓ Ｐ層６とこれに
接続されるＰ型オーミック電極７との間の接触が十分で
なくな９、この間の接触抵抗が犬きくなるという問題を
有していた。
本発明は、上記問題を解決するもので、拡散により形成
された電流注入領域の幅が小さくなってきた場合に生ず
る以上の様な接触抵抗の増大を防止することのできる半
導体レーザの構造とその製造方法を提供するものである
。
された電流注入領域の幅が小さくなってきた場合に生ず
る以上の様な接触抵抗の増大を防止することのできる半
導体レーザの構造とその製造方法を提供するものである
。
問題点を解決するだめの手段
本発明は、上記目的を達するため基板表面層に形成され
たストライブ状電流注入領域の幅を、基板表面層下部の
領域におけるストライプ幅よりも広くする構成となって
いる。
たストライブ状電流注入領域の幅を、基板表面層下部の
領域におけるストライプ幅よりも広くする構成となって
いる。
作 用
本発明は、上記構成により、低しきい値電流とするため
に活性層への電流注入領域の幅を小さくした場合におい
ても半導体表面層の電流注入領域の幅を十分大きくする
ことにより、半導体表面層の電流注入領域とこれに接続
される電極との接触抵抗が十分小さくなるようにしたも
のである。
に活性層への電流注入領域の幅を小さくした場合におい
ても半導体表面層の電流注入領域の幅を十分大きくする
ことにより、半導体表面層の電流注入領域とこれに接続
される電極との接触抵抗が十分小さくなるようにしたも
のである。
実施例
第１図（ａ）から（Ｃ）は本発明の第１の実施例におけ
る半導体レーザの製造工程を素子断面図により示したも
のである。第１図（Ｃ）において、９はｎ型ＩｎＰ基板
、１０はｎ型ＩｎＰ層、１１はＩｎ ＧａＡｓ Ｐ活性
層、１２はＰ型ＩｎＰクラッド層（以下クラッド層とい
う）、１３はｎ型Ｉｎ ＧａＡｓ Ｐ キャップ層（以
下キャップ層という）、１４はキャップ層１３に形成さ
れたストライプ状の開口、斜線部１６はＣｄ又はＺｎの
拡散により高濃度のＰ型となった領域、１６はＰ型オー
ミック電極、１７はｎ型オーミック電極である。キャッ
プ層１３の導電性の良好なストライブの幅ＷＣはクラッ
ド層１２の電流通路の幅Ｗｄより広くなっている。
る半導体レーザの製造工程を素子断面図により示したも
のである。第１図（Ｃ）において、９はｎ型ＩｎＰ基板
、１０はｎ型ＩｎＰ層、１１はＩｎ ＧａＡｓ Ｐ活性
層、１２はＰ型ＩｎＰクラッド層（以下クラッド層とい
う）、１３はｎ型Ｉｎ ＧａＡｓ Ｐ キャップ層（以
下キャップ層という）、１４はキャップ層１３に形成さ
れたストライプ状の開口、斜線部１６はＣｄ又はＺｎの
拡散により高濃度のＰ型となった領域、１６はＰ型オー
ミック電極、１７はｎ型オーミック電極である。キャッ
プ層１３の導電性の良好なストライブの幅ＷＣはクラッ
ド層１２の電流通路の幅Ｗｄより広くなっている。
第１図Ｃａ＞〜（ａ）に製造工程を示すが、まず第１図
（ａ）は、ダブルへテロ構造の基板（以下ＤＨ基板とい
う）そのものを示している。ＤＨ基板の表面のキャップ
層１３の一部に通常のフォトリングラフィ工程及びエツ
チング工程により第１開山）に示すような、クラッド層
１２に達しないストライブ状の開口１４を形成する。次
に、再び通常の工程により幅Ｗｃのストライプ状の開口
を有するマスクを形成し、幅Ｗｄなる拡散領域を除く領
域の拡散フロントがクラッド層１２に達しないようにＰ
型の不純物を拡散することにより、その拡散領域は第１
図（０）の斜線部１５で示したような断面形状となる。
（ａ）は、ダブルへテロ構造の基板（以下ＤＨ基板とい
う）そのものを示している。ＤＨ基板の表面のキャップ
層１３の一部に通常のフォトリングラフィ工程及びエツ
チング工程により第１開山）に示すような、クラッド層
１２に達しないストライブ状の開口１４を形成する。次
に、再び通常の工程により幅Ｗｃのストライプ状の開口
を有するマスクを形成し、幅Ｗｄなる拡散領域を除く領
域の拡散フロントがクラッド層１２に達しないようにＰ
型の不純物を拡散することにより、その拡散領域は第１
図（０）の斜線部１５で示したような断面形状となる。
ここで、キャップ層１３のＩｎ ＧａＡｓ Ｐの拡散速
度がクラッド層１２のＩｎＰの拡散速度よりも小さいよ
うによりＷｃをＷｄに比べて大きくすることができる。
度がクラッド層１２のＩｎＰの拡散速度よりも小さいよ
うによりＷｃをＷｄに比べて大きくすることができる。
以上、本実施例によれば、不純物の拡散速度の小さいキ
ャップ層１３に開口を形成してキャップ層１３の厚みを
部分的に薄くした後に不純物の拡散を行うことにより、
クラッド層１２の電流注入領域の幅よりもキャップ層１
３の電流注入領域の幅を大きくすることができる。
ャップ層１３に開口を形成してキャップ層１３の厚みを
部分的に薄くした後に不純物の拡散を行うことにより、
クラッド層１２の電流注入領域の幅よりもキャップ層１
３の電流注入領域の幅を大きくすることができる。
第２図（ａ）から＜ｃ）は本発明の第２の実施例におけ
る半導体レーザの製造工程を素子断面図により示したも
のである。第２図（Ｃ）において、１８はｎ型ＩｎＰ基
板、１９はＰ型ＩｎＰ層、２０．２０ａはｎ型ＩｎＰ層
、２１．２１ａはｈ型あるいはＰ型Ｉｎ ＧａＡｓ Ｐ
層、２２はＰ型ＩｎＰクラッド層（以下クラッド層とい
う）、２３はｎ型ＩｎＰ層、２４はｎ型Ｉｎ ＧａＡｓ
Ｐ キャップ層（以下キャップ層という）、２６はス
トライプ状の開口、斜線部２６はＣｄあるいはＺｎの拡
散によって高濃度のＰ型となった領域である。キャップ
層２４の導電性の良好なストライブの幅ＷＣはクラッド
層２２の電流通路の幅Ｗｄよりも広くなっている。
る半導体レーザの製造工程を素子断面図により示したも
のである。第２図（Ｃ）において、１８はｎ型ＩｎＰ基
板、１９はＰ型ＩｎＰ層、２０．２０ａはｎ型ＩｎＰ層
、２１．２１ａはｈ型あるいはＰ型Ｉｎ ＧａＡｓ Ｐ
層、２２はＰ型ＩｎＰクラッド層（以下クラッド層とい
う）、２３はｎ型ＩｎＰ層、２４はｎ型Ｉｎ ＧａＡｓ
Ｐ キャップ層（以下キャップ層という）、２６はス
トライプ状の開口、斜線部２６はＣｄあるいはＺｎの拡
散によって高濃度のＰ型となった領域である。キャップ
層２４の導電性の良好なストライブの幅ＷＣはクラッド
層２２の電流通路の幅Ｗｄよりも広くなっている。
第２図（ａ）〜（ｃ）に製造工程を示す。第２図（ａ）
は、第１回目の成長でＰ型ＩｎＰ層１９を成長させ、つ
いで基板１８に達するストライプ状の溝を形成し、その
溝の内外を含んでｎ型ＩｎＰ層２０，２０ａおよびｎ型
あるいはＰ型ＩｎＰ層２１，２１ａならびにＰ型ＩｎＰ
層２２、ｎ型ＩｎＰ層２３、ｎ型１ｎＧａｊ！２４を成
長させたものである。第２図（ｂ） 、 （ｃ）は、第
１の実施例と同様な工程を実施して、キャップ層２４か
らｎ型ＩｎＰ層２３を通過してＰ型ＩｎＰクラッド層２
２に達し、かつキャップ層２４の導電性の良好なストラ
イプ状の領域の幅ＷｃがＰ型クラッド層２２の電流通路
の幅Ｗｄよりも広い電流注入領域を形成したものである
。
は、第１回目の成長でＰ型ＩｎＰ層１９を成長させ、つ
いで基板１８に達するストライプ状の溝を形成し、その
溝の内外を含んでｎ型ＩｎＰ層２０，２０ａおよびｎ型
あるいはＰ型ＩｎＰ層２１，２１ａならびにＰ型ＩｎＰ
層２２、ｎ型ＩｎＰ層２３、ｎ型１ｎＧａｊ！２４を成
長させたものである。第２図（ｂ） 、 （ｃ）は、第
１の実施例と同様な工程を実施して、キャップ層２４か
らｎ型ＩｎＰ層２３を通過してＰ型ＩｎＰクラッド層２
２に達し、かつキャップ層２４の導電性の良好なストラ
イプ状の領域の幅ＷｃがＰ型クラッド層２２の電流通路
の幅Ｗｄよりも広い電流注入領域を形成したものである
。
以上、本実施例によれば、Ｐ型ＩｎＰクラッド層２２と
ｎ型Ｉｎ ＧａＡｓ Ｐ キャップ層２４との間にｎ型
ＩｎＰ層２３を設けて、ｎ型ＩｎＰとＰ型ＩｎＰの逆接
合を形成することにより、ｎ型Ｉｎ ＧａＡｇ ＰとＰ
型ＩｎＰの逆接合を形成したときよりも逆バイアスに対
する電気的耐圧が大きいので、拡散により形成された電
流注入領域のＰ型拡散領域２６に電流をより集中するこ
とができ、その実用的効果は大きい。
ｎ型Ｉｎ ＧａＡｓ Ｐ キャップ層２４との間にｎ型
ＩｎＰ層２３を設けて、ｎ型ＩｎＰとＰ型ＩｎＰの逆接
合を形成することにより、ｎ型Ｉｎ ＧａＡｇ ＰとＰ
型ＩｎＰの逆接合を形成したときよりも逆バイアスに対
する電気的耐圧が大きいので、拡散により形成された電
流注入領域のＰ型拡散領域２６に電流をより集中するこ
とができ、その実用的効果は大きい。
なお、本実施例は、Ｉｎ ＧａＡｓ Ｐ ／ＩｎＰ系半
導体レーザについて述べたが、他の■−ｖ族化合物半導
体レーザにも適用できることは勿論である。
導体レーザについて述べたが、他の■−ｖ族化合物半導
体レーザにも適用できることは勿論である。
、ｓＰ 発明の詳細
な説明したように、本発明によれば、電流通路の幅を小
さくしても電極の接触抵抗を十分小さくすることができ
、その実用的効果は大きい。
さくしても電極の接触抵抗を十分小さくすることができ
、その実用的効果は大きい。
第１図は本発明の一実施例の半導体レーザの製造工程を
示す断面図、第２図は本発明の他の実施例の半導体レー
ザの製造工程を示す断面図、第３図は従来の半導体レー
ザの製造方法により製造された素子の断面図を示す。 １・・・・・・ｎ型ＩｎＰ基板％２・・・・・・ｎ型Ｉ
ｎＰ層、３・・・・・・Ｉｎ ＧａＡｓ Ｐ活性層、４
・・・・・・Ｐ型ＩｎＰ層、６・・・・・・ｎ型Ｉｎ
ＧａＡｓ Ｐ 層、６・・・・・・Ｐ型Ｚｎ拡散領域、
７・・・・・・Ｐ型オーミック電極、８・・・・・・ｎ
型オーミック電極、９・・・・・・ｎ型ＩｎＰ基板、１
Ｑ・・川・ｎ型ＩｎＰ層、１１・・・・・・Ｉｎ Ｇａ
Ａｓ Ｐ活性層、１２・・・・・・Ｐ型ＩｎＰ層、１３
−−−−−− ｎ型Ｉｎ ＧａＡｇ Ｐ層、Ｉ ｊ用−
ストライプ状の開口、１５・・・・・・拡散領域、１６
・・・・・・Ｐ型オーミック電極、１７・・・・・・ｎ
型オーミック電極、１８・・・・・・ｎ型ＩｎＰ基板、
１９・・・・・・Ｐ型ＩｎＰ層、２０および２０ ａ・
・・・・・ｎ型ＩｎＰ層、２１および２１ａ・・・・・
・ｎ型あるいはＰ型Ｉｎ ＧａＡｓ Ｐ層、２２・・・
・・・Ｐ型ＩｎＰ層、２３−川・−ｎ型ＩｎＰ層、２４
・・・・・・ｎ型Ｉｎ ＧａＡｓ Ｐ 、 ２５・川・
・ストライプ状の開口、２６・・・・・・Ｐ型拡散領域
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名／−
ｎ−ｒｎｙ基瓶 ”−−Ｐ−ｒｎＰ４ に−−−ｎ−１ｎＧｔｔＡｓＰ４ １；−−−Ｐ’ｌｘＱ該骸碩威 ７−−ｐ型ンＶ−必１りｔ不玩 ８−−ｎｔ ＝。
示す断面図、第２図は本発明の他の実施例の半導体レー
ザの製造工程を示す断面図、第３図は従来の半導体レー
ザの製造方法により製造された素子の断面図を示す。 １・・・・・・ｎ型ＩｎＰ基板％２・・・・・・ｎ型Ｉ
ｎＰ層、３・・・・・・Ｉｎ ＧａＡｓ Ｐ活性層、４
・・・・・・Ｐ型ＩｎＰ層、６・・・・・・ｎ型Ｉｎ
ＧａＡｓ Ｐ 層、６・・・・・・Ｐ型Ｚｎ拡散領域、
７・・・・・・Ｐ型オーミック電極、８・・・・・・ｎ
型オーミック電極、９・・・・・・ｎ型ＩｎＰ基板、１
Ｑ・・川・ｎ型ＩｎＰ層、１１・・・・・・Ｉｎ Ｇａ
Ａｓ Ｐ活性層、１２・・・・・・Ｐ型ＩｎＰ層、１３
−−−−−− ｎ型Ｉｎ ＧａＡｇ Ｐ層、Ｉ ｊ用−
ストライプ状の開口、１５・・・・・・拡散領域、１６
・・・・・・Ｐ型オーミック電極、１７・・・・・・ｎ
型オーミック電極、１８・・・・・・ｎ型ＩｎＰ基板、
１９・・・・・・Ｐ型ＩｎＰ層、２０および２０ ａ・
・・・・・ｎ型ＩｎＰ層、２１および２１ａ・・・・・
・ｎ型あるいはＰ型Ｉｎ ＧａＡｓ Ｐ層、２２・・・
・・・Ｐ型ＩｎＰ層、２３−川・−ｎ型ＩｎＰ層、２４
・・・・・・ｎ型Ｉｎ ＧａＡｓ Ｐ 、 ２５・川・
・ストライプ状の開口、２６・・・・・・Ｐ型拡散領域
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名／−
ｎ−ｒｎｙ基瓶 ”−−Ｐ−ｒｎＰ４ に−−−ｎ−１ｎＧｔｔＡｓＰ４ １；−−−Ｐ’ｌｘＱ該骸碩威 ７−−ｐ型ンＶ−必１りｔ不玩 ８−−ｎｔ ＝。
Claims (2)
- （１）半導体基板の一主面上に形成された活性層と、前
記活性層上に順次に形成された第１半導体層と前記第１
半導体層よりも不純物の拡散速度が小さい第２半導体層
と、前記第１半導体層に不純物の拡散により形成された
ストライプ状の第１電流注入領域と、前記第２半導体層
に前記第１電流注入領域のストライプ幅よりも広い、不
純物の拡散により形成された、ストライプ状の第２電流
注入領域とを備えたことを特徴とする半導体レーザ。 - （２）半導体基板上に活性層と第１半導体層と前記第１
半導体層よりも不純物の拡散速度が小さい第２半導体層
とを順次に形成する工程と、前記第２半導体層にストラ
イプ状の開口を形成する工程と、前記第１半導体層なら
びに前記第２半導体層に不純物を拡散して第１半導体層
にストライプ状の第１電流注入領域を形成すると同時に
、第２半導体層に前記第１電流注入領域のストライプ幅
よりも広いストライプ幅を有する第２電流注入領域を形
成する工程とを備えたことを特徴とする半導体レーザの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP173886A JPS62159487A (ja) | 1986-01-08 | 1986-01-08 | 半導体レ−ザおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP173886A JPS62159487A (ja) | 1986-01-08 | 1986-01-08 | 半導体レ−ザおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62159487A true JPS62159487A (ja) | 1987-07-15 |
Family
ID=11509901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP173886A Pending JPS62159487A (ja) | 1986-01-08 | 1986-01-08 | 半導体レ−ザおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62159487A (ja) |
-
1986
- 1986-01-08 JP JP173886A patent/JPS62159487A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| US4980313A (en) | Method of producing a semiconductor laser | |
| US6562649B2 (en) | Compound semiconductor light emitting device and process for producing the same | |
| JPH02156692A (ja) | 半導体レーザおよびその製造方法 | |
| JPS59124183A (ja) | 発光半導体装置 | |
| JPS62159487A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPS6381886A (ja) | 半導体レ−ザ装置 | |
| JP2528877B2 (ja) | 半導体レ−ザ | |
| JPS62186582A (ja) | 半導体レ−ザ装置 | |
| JPS59181084A (ja) | 半導体レ−ザ装置 | |
| JP2685776B2 (ja) | 半導体発光素子及びその製造方法 | |
| JPS63175492A (ja) | 半導体レ−ザ装置 | |
| JPS6318875B2 (ja) | ||
| JPH01166592A (ja) | 半導体レーザ素子 | |
| JPS62296586A (ja) | 半導体レ−ザ装置 | |
| JPH01117078A (ja) | 半導体発光装置及びその製造方法 | |
| JPH088482A (ja) | 半導体レーザおよびその製造方法 | |
| JPH01313989A (ja) | 半導体レーザの製造方法 | |
| JPH03116991A (ja) | 半導体レーザ装置 | |
| JPH02174286A (ja) | 半導体レーザの製造方法 | |
| JP2000012966A (ja) | リッジ導波型半導体レーザ素子およびその製造方法 | |
| JPS62159486A (ja) | 半導体発光装置 | |
| JPS58213489A (ja) | 半導体レ−ザ装置 | |
| JPH0638540B2 (ja) | 埋込みヘテロ構造半導体レ−ザ | |
| JPH04142091A (ja) | 半導体レーザの製造方法 |