JPS62159057A - 周期測定器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、レベル変動のある信号の周期を測定する周期
測定器に関する。

〔従来の技術〕

入力信号の周期を測定するには基本的にコンパレータを
用いればよいが、ヒステリシス付きのコンパレータを用
いると第５図に示すようにしきい値Ｌｌ、Ｌ２付近の信
号の変化率が小さいので雑音Ｎによって出力１が反転し
、測定値が不正確になる。出力２は同じ入力をゼロクロ
ス型のコンパレータで波形整形したものである。ゼロク
ロス型のコンパレータは入力の０■付近の変化率が大き
いので雑音に強いが、反面微小振幅の入力にも応動して
しまうので、不確かな（Ｓ／Ｎ比の低い）信号の周期を
測定する雑煮がある。

第６図はこの点を改善するために最低有効レベル（破線
で示す）を設定し、それ以下のレベルでは入力信号の周
期を測定しないようにしたものである。

〔発明が解決しようとする問題点〕

しかしながら、実際に入力信号（実線で示す）のレベル
検出をするのは、第４図に示すようにダイオードＤ　Ｉ
　％コンデンサＣＩ　、抵抗Ｒ１，Ｒ２からなるような
回路であるため、第６図のレベル検出出力（１点鎖線で
示す）は入力振幅が最低有効レベル以下になってから暫
くして同レベル以下になる時間遅れを有°する。このた
め、レベル判定（レベル検出出力を最低有効レベルと比
較するコンパレータの出力）がデータ有効から無効に切
換わる間に数パルス分の不確かな周期測定をしてしまう
不都合が生ずる。本発明はこれらの点を改善しようとす
るものである。

〔問題点を解決するための手段〕

本発明は、入力信号をＯｖを基準に波形整形するゼロク
ロス型のコンパレータと、一周期間の波形の最大値が設
定値を越えかつ最小値が設定値を下まわる時信号を出力
するレベル検出器からなり、該コンパレータの出力の周
期を該レベル検出器の信号がある場合のみ測定すること
を特徴とするものである。

〔作用〕

ゼロクロス型コンパレータで入力信号を波形整形すると
ノイズの影響を受けにくいが、反面ＳＺＮ比の低い小振
幅入力も周期測定の対象としてしまう。そこで、１周期
間の波形の最大値が上の設定値を越え、かつ最小値が下
の設定値を下まわるとき信号を出力するレベル検出器で
入力振幅を監視し、該信号が出力される波形だけを周期
測定の対象とする。第７図はこの説明図で、Ｌｌ、Ｌ２
は該レベル検出器の上下の設定値、出力はゼロクロス型
コンパレータの波形整形出力である。このレベル検出器
は、例えばヒステリシス付きコンパレータとシフトレジ
スタで構成できるので、その応答性はローパスフィルタ
型のレベル検出回路よりも優れ、測定有効／無効の判断
に時間遅れが生じない。この結果、周期測定の信頼性が
向上する。

〔実施例〕

第１図は本発明の一実施例を示すブロック図で、１はゼ
ロクロス型コンパレータ、２はヒステリシス付きコンパ
レータである。コンパレータ１は入力信号Ａを０Ｖを基
準に波形整形してパルス列Ｂに変換する。これに対し、
コンパレータ２は入力信号Ａを正負２値のしきい値Ｌ２
．Ｌｌで波形整形してパルス列已に変換する。第２図は
各部の信号波形図である。Ｃはエツジ検出器３で検出さ
れたパルス列Ｂのエツジで、このうち立上りだけを選択
したものがアンドゲート４の出力りである。

このパルス列りの間隔は入力Ａの周期を示しているので
、これをカウンタ５のリセット信号として使用すれば、
該カウンタ５が高速の基準クロックを計数した値が周期
データとなる。６はこの周期データ（カウンタ５のリセ
ット直前の値）をパルスＤで取込むラッチ回路である。

一方、コンパレータ２の出力Ｅは３段のＤタイプ・フリ
ップフロップ（ＦＦ）７〜９からなるシフトレジスタで
シフトされ、その途中で遅延出力Ｆ−Ｈに変換される。

１０はこれらの出力Ｆ−Ｈを入力とするアンドゲートで
、その出力■が測定有効信号（１で有効、０で無効）と
なる。ＦＦ７〜９を駆動するクロックはエツジ検出回路
３の出力Ｃである。但し、ＦＦ７の出力ＦはＱを用いる
が、ＦＦ８，９の出力Ｇ、　ＨはＱを用いるので、ＦＦ
８の出力Ｇは逆相になる。従って、入力Ａの１周期がし
きい値Ｌ１．Ｌ２を越える振幅を有すると、コンパレー
タ２の出力Ｅは１−０−１と変化するので測定有効信号
■はパルスＤの発生時に１　（有効）となる。この信号
りは入力Ｆが１から０になると直ちに１　（有効）から
Ｏ（無効）に変化するので、従来のレベル検出回路のよ
うな遅れはない。但し、これとは逆にＯ（無効）から１
（有効）に変化するときは、信号Ｆ−Ｈが全て１になる
必要があるので遅れがある。しかし、この遅れは測定値
の信頼性を低下させることにはならないので、問題とは
ならない。

第３図はこの周期データＸｎ　と測定有効信号Ｉから周
期の平均計算を行うｃｐｕのフローチャートである。こ
の処理は測定有効時の入力Ｘｎを順次Ｘカウンタに積算
して積算値Ｘを求め、一方で時間Ｔが経過するか入力Ｘ
ｎがＮ個を越えたときに平均演算を行う。平均値マは積
算値Ｘを実際の入力個数ｎ（≧Ｎ）で除した値である。

時間Ｔの設定は、低周波入力の場合に１回のデータの精
度が高いにもかかわらず、必要以上の個数を平均して処
理時間を不必要に増大させないためである。

〔発明の効果〕

以上述べたように本発明によれば、レベル変動のある入
力信号の周期を一定以上の入力レベルがある期間だけ選
択的に測定することができ、その他の期間は直ちに周期
測定を中止できるので、渕定値の信頼性を向上させるこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
その各部信号波形図、第３図は周期測定のフローチャー
ト、第４図は従来のレベル検出回路の一例を示す回路図
、第５図および第６図は従来の周期測定法の説明図、第
７図は本発明の原理説明図である。 図中、１はゼロクロス型コンパレータ、２はヒステリシ
ス付きコンパレータ、３はエツジ検出回路、４，１０は
アンドゲート、５はカウンタ、６はランチ回路、７〜９
はフリップフロップである。 出　願　人　　富士通テン株式会社 代理人弁理士　　青　　柳　　　稔 第４図　　　　　　第３図 ■　　（Ｊ　　　　ＯｕＪ　　　Ｌ　　　Ｌ）　　　工
　　ＨＪ　０− Ｑ　　　　　　　８ べ　　　　Ｂ

Claims (1)

【特許請求の範囲】
1. 入力信号を０Ｖを基準に波形整形するゼロクロス型のコ
   ンパレータと、一周期間の波形の最大値が設定値を越え
   かつ最小値が設定値を下まわる時信号を出力するレベル
   検出器からなり、該コンパレータの出力の周期を該レベ
   ル検出器の信号がある場合のみ測定することを特徴とす
   る周期測定器。