JPS62150291A - 反転表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はキャラクタ表示とシンボル表示の同時表示可能
な表示駆動回路における反転表示方式に関する。

〔従来技術と問題点〕

従来、例えば、電卓やポケットコンピュータ等の小型電
子機器において表示部がドツトマトリクスで構成されて
いるものがあり、この表示では文字を表示する部分と、
ｒＲＵＮＪ　（マニュアル計算やプログラム実行のモー
ド）、ｒＷＲＴＪ　（プロゲラｈ憶を行うモード）等機
器の現在の状態を示すモード表示をする部分に分かれて
いるものが多い。一方、表示されるデータの中に強調し
たい文字、数字がある場合、ドツトマトリクス表示にお
いては文字等を構成するドツトパターンの白黒を反転さ
せて、他の文字と区別させる方法が考えられる。しかし
、文字のドツトパターンはキャラクタジェネレータの出
力で規制されるので、上記白黒反転表示するには反転文
字のキャラクタジェネレータをも保有しなければならず
、回路構成が複雑になるという欠点があった。

〔発明の目的〕

本発明は上記の点に鑑みてなされたもので、文字パター
ンの白黒反転表示を簡単な回路構成により実行できる反
転表示方式を提供することを目的とする。

〔発明の要点〕

本発明はこのような目的を達成するために、反転表示の
ためのキャラクタジェネレータを設けることなく、シン
ボル表示信号の一部を反転表示指定の信号として使用す
ることで、１桁毎に反転表示できるようにしたことを要
点とする。

〔発明の実施例〕

以下図面を参照してこの発明の一実施例を説明する。第
１図は実施例の構成図であり、１はＣＰＵ（中央演算処
理装置）で各種演算機能を備えている。キー人力部（図
示せず）より入力されたデータ、若しくはＣＰＵＩで演
算されたデータは文字用メモリ２とシンボル用メモリ３
のＣＰＵ１が指定するアドレスに書込まれる。この文字
用メモリ２とシンボル用メモリ３は共に８ビツトの記憶
エリアを表示桁数分持っており、文字用メモリ２０８ビ
ツト出力はキャラクタジェネレータ４０入力端子Ａ、〜
Ａ８に入力される。キャラクタジェネレータ４では入力
されたデータより１文字当り８行５列のマトリクス状の
表示文字パターンを発生させ、後述するタイミング信号
発生回路６の出力信号Ｊ、φ１により、１行目から８行
目まで５ｂｉｔづつの文字パターン並列信号を出力端子
０１〜Ｏｓからマルチプレクサ５に送出する。一方シン
ボル用メモリ３には、表示するシンボルと文字表示を反
転させるか否かを指定するデータが書込まれており、デ
コーダ６の入力端子Ｂ、〜Ｂ、に入力されると５　ｂｉ
ｔ並列信号に変換されて出力端子Ｐ、〜Ｐｓからマルチ
プレクサ５に送出される。

この５　ｂｉｔ出力の中の出力Ｐ、は文字を反転表示す
る場合「１」となるものでアンド回路９の入力端子の一
方にも入力される。

上記マルチプレクサ５にはタイミング信号発生回路６が
発する各種の信号のうち信号Ａがインバータ１６を介し
て切換信号として入力されており、信号Ａが「１」のと
き切換信号ｒＯＪとなりデコーダ６からのシンボル表示
データが選択される。

信号Ａが「０」のときは切換信号「１」となりキャラク
タジェネレータ４からの文字表示データが選択される。

上記タイミング信号発生回路６はクロックジェネレータ
８が発する基本クロックφ１、φ！を基に第２図に示す
ような各種信号を出方する。

マルチプレクサ５で選択されたデータはパラレルシリア
ル変換回路７に送出され、信号Ｊ、　−Ｊ。

のタイミングで順次シリアルデータに変換されて排他的
論理和回路１ｏに送出される。アンド回路９はデコーダ
６からＰ、の出力とマルチプレクサ５の切換信号を入力
しており、アンド回路９の出力は上記排他的論理和回路
１ｏの入力端子に制御信号として入力される。つまり、
信号Ａが出力「０」のとき、デコーダ６が出方するＰｌ
の信号が「１」であるならば、アンド回路９は「１」を
出力し、パラレルシリアル変換回路７が出方するシリア
ル信号を排他的論理和回路１ｏにて反転させることにな
り、信号Ａが出力ｒＯＪであってもＰ、”の出力がｒＯ
Ｊであればアンド回路９は出力「０」であるので、パラ
レルシリアル変換回路７の出力するシリアル信号は、排
他的論理和回路１０では反転されない。また、Ｐｌの出
力に係わらず信号Ａの出力が「１」であればアンド回路
９は出力ｒＯＪとなり、上記シリアル信号は反転されな
い。信号人の出力がｒＯＪの状態とは、第２図かられか
るように信号Ｂ−Ｈのいずれかが出力「１」であるとき
で、表示する文字データを文字用メモリ３から読込んで
いる場合を示す。この文字データを読込んでいる時にシ
ンボル□用メモリ３のデータ処よりデコーダ６　ｂ；ｐ
　、の出力を「１」とすれば上記のようにパラレルシリ
アル変換回路が出力する文字表示用シリアル１データは
排他的論理和回路１０で反転される。

排他的論理和回路１０の出力はシフトレジスタ１１に送
出され、クロックφ１で読込まれ、クロックφ！でシフ
トされる。シフトレジスタ１１に入力されたデータは信
号φＡのタイミングで表示バッファ１２に読込まれ、セ
グメント電極駆動回路１３に送出される。表示部１５で
はセグメント電極駆動回路１３とコモン電極駆動回路１
４が出力する駆動信号により液晶表示される。

表示部１５は第３図に示すように６桁表示を行うように
なっており８本のコモン電極と３０本のセグメント電極
によるドツトマトリクスで構成されている。コモン電極
Ｒ０はシンボル用でコモン電極Ｒ，−Ｒ，は文字用に使
用され、セグメント電極Ｌ１〜Ｌ３゜は５本で１桁を表
わす。

つまり１桁分の文字表示は７Ｘ５ドツトマトリクス表示
になるが、１桁分のシンボル表示はセグメント信号の１
つを表示の反転信号として使用するため４個の表示にな
る。

コモン電極駆動回路１４はタイミング信号発生回路６の
信号Ａ−Ｈの出力「ｌ」に対してコモン電極Ｒｙ　、Ｒ
ｏ　％Ｒ＋−Ｒｓに夫々出力「１」を与える。そしてコ
モン電極とセグメント電極とが共に出力「１」となる父
差部の液晶が表示される。

次に上記のように構成された本発明の動作について説明
する。第３図に示すように表示部１５にｒＤＥＧＪモー
ドをシンボル表示させ、「Ａ３」の文字を表示させ、か
つｒ４Ｊの文字を反転表示させる場合、文字用メモリ２
には１桁目の記憶エリアに３を表わすｒｏｏｏｏｏｏｌ
ｌＪが、２桁目の記憶エリアにＡを表わすｒｏｌｏｏｏ
ｏｏｌＪが書込まれ、３〜８桁目の記憶エリアは全て「
０」となっている。また、シンボル用メモリ３には２桁
目の記憶エリアにｒＤＥＧＪ表示と反転表示を指定する
ｒｏｏｏｏｌｏｏｌＪが書込まれ、他の桁の記憶エリア
は全てｒＯＪとなっている。

タイミング信号発生回路６の信号Ａが出力「１」の時に
ＣＰＵＩより１桁目指定の信号が文字用メモリ２とシン
ボル用メモリ３に送出されると、文字用メモリ２の１桁
目のデータｒｏ０００００１１Ｊはキャラクタジェネレ
ータ４の入力端子Ａ、〜Ａ。

に入力され、第４図（２）に示す「３」の文字パターン
が発生される。そしてタイミング信号発生回路６の信号
Ｊ、　　φ１により、キャラクタジェネレータ４は第４
図（２）に示す文字パターンデータの１行目ｒｏ　ＯＯ
００Ｊを出力端子０．〜０１よりマルチプレクサ５に出
力する。一方、シンボル用メモリ３の１桁目のデータｒ
ｏｏｏｏｏｏｏｏ」はデコーダ６のＢ、〜Ｂ、端子処入
力され第５図（２）に示すように出力Ｐ、〜Ｐ　、　　
ｒｏ　００００Ｊ　　をマルチプレクサ５に送出する。

この時タイミング信号発生回路６の信号人は出力「１」
であるので￥ルナプレクサ５に「０」が入力され、出力
Ｐ、〜Ｐ１が選択されパラレルシリアル変換回路７でシ
リアルデータく変換され排他的論理和回路１０に送キさ
れる。この時アンド回路９はデコーダ６の出力Ｐ、〜Ｐ
。

の中のＰ、ｒＯＪとマルチプレクサ５の切換信号「０」
が入力されるので、アンド回路９の出力は「０」となり
、排他的論理和回路１０はパラレルシリアル変換回路７
の出力をそのままシフトレジスタ１１に送出する。

次にＣＰＵＩは２桁目指定の信号を送出し、文字用メモ
リ２の２桁目のデータｒ０１０００００１Ｊがキャラク
タジェネレータ４０入力端子Ａ、〜Ａ。

に入力されＡの文字パターンが第４図（１）のように発
生される。そして、信号Ｊ、φ、によって文字パターン
データの１行目のデータｒｏ　００００Ｊ　　が出力端
子０．〜Ｏ０よりマルチプレクサ５に送出される。一方
、シンボル用メモリ３の２桁目のデータｒ００００１０
０１Ｊはデコーダ６に入力され第５図（１）に示す出力
Ｐツ〜Ｐ　、　　ｒｏ　１００１Ｊ　　がマルチプレク
サ５に送出される。マルチプレクサ５の切換信号は「０
」であるので出力Ｐ、−Ｐ、が選択され、パラレルシリ
アル変換回路７でシリアルデータに変換され排他的論理
和回路１０に送出される。この時アンド回路９はデコー
ダ６の出力Ｐ。

「１」を入力しているが、！ルチブレクサ切換信号が「
０」であるので、アンド回路９はｒＯＪを出力し排他的
論理和回路１０はパラレルシリアル変換回路の出力をそ
のままシフトレジスタ１１に送出する。

次にＣＰＵＩは３桁目から６桁目までの指定信号を順次
送出するが、データが無いのでパラレルシリアル変換回
路７の出力は「００・・・・・・ＯＯＪ　　となり上記
のようにシフトレジスタ１１は［００・・・ＯＯＪが入
力される。タイミング信号発生回路６の信号Ａが出力「
１」であるときにシフトレジスタに読込まれたデータは
「００・・・・・・０１００１００ＯＯＯＪとなり信号
φＡで表示バッファ１２に入力され、セグメント電極駆
動回路１３にてセグメント駆動信号に変換され表示部１
５の電極Ｌ　ｓｏ　％　Ｌ　、に入力される。この時コ
モン電極駆動回路１４はタイミング信号発生回路６より
信号Ｂを入力しコモン電極Ｒ，にｒｌＪを出力し、セグ
メント電極Ｌａｏ　−Ｌｒの「１」出力と交差部の液晶
を駆動する。この場合セグメント電極り、、Ｌ、が「１
」であるが、Ｒ６とＬ６は交差部を持たないので、Ｒａ
　とＬ９の交差部のｒＤＥＧＪの表示のみ行われる。

次（タイミング信号発生回路６の信号Ｂが出力「１」で
あるときに、ＣＰＵＩが１行目を指定する信号を文字用
メモリ２とシンボル用メモリ３に送出すると、文字用メ
モリ２は「３」を示すｒｏｏｏｏｏｏｌｌＪをキャラク
タジェネレータ４の入力端子Ａ、〜Ａ１に出力し、第４
図（２）に示すような「３」の文字パターンが発生され
る。そしてタイミング信号発生回路６が信号Ｊ１　φ１
を出力すると、キャラクタジェネレータ４は２行目の文
字パターンデータｒ０１１１０Ｊ　　を出力端子４０．
〜０、十よりマルチプレクサ５に出力する。一方シンボ
ル用メモリの１行目にデータは無いのでデコーダ６の出
力Ｐ、〜Ｐ、はｒｏ　ＯＯ００Ｊとなる。マルチプレク
サ５には切換信号「１」が入力されているので、文字パ
ターンデータが選択され、パラレルシリアル変換回路７
でシリアルデータに変換され排他的論理和回路１０に送
出される。このときアンド回路９はデコーダ６の出力Ｐ
、ｒＯＪとマルチプレクサ５の切換信号「１」が入力さ
れており、アンド回路９の出力は「０」であるので、排
他的論理和回路１０からパラレルシリアル変換回路７の
出力がそのままシフトレジスタ１１に送出される。

次にＣＰＵＩより２桁目指定の信号が文字用メモリ２と
シンボル用メモリ３に送出されると、文字用メモリ２は
「Ａ」を示すｒｏｌｏｏｏｏｏｌＪ　　をキャラクタジ
ェネレータ４の入力端子Ａ、〜Ａ１に出力し、第４図（
１）Ｉｃ示すようなｒＡＪの文字パターンが発生される
。そしてタイミング信号発生回路６が信号Ｊ１　φ、を
出力すると、キャラクタジェネレータ４は２行目の文字
パターンデータｒｏ　Ｏ１００Ｊを出力端子Ｏ１〜ＯＩ
よりマルチプレクサ５に出力する。一方シンボル用メモ
リ３の２行目が指定されると、デコーダ６の出力Ｐ、〜
Ｐ。

はｒｏｌｏｏｌＪとなるが、マルチプレクサ５の切換信
号は「１」であるので文字パターンデータが選択される
。この文字パターンデータはパラレルシリアル変換回路
７でシリアルデータに変換され排他的論理和回路１０に
送出される。しかし、アンド回路９はデコーダ６の出力
Ｐ、ｒｌＪとマルチプレクサ切換信号ｒｌＪを入力して
おり、アンド回路９の出力は「１」であるので、排他的
論理和回路１０においてパラレルシリアル変換回路７の
出力ｒｏ　Ｏ１００Ｊは反転されｒｌｌｏｌｌＪがシフ
トレジスタ１１に送出される。

３桁目以降にはデータが無いのでシフトレジスタ１１に
は「００・・・・・・ＯＯＪ　が入力され、タイミング
信号発生回路６が信号Ｂを出力しているときにシフトレ
ジスタ１１に読込まれるデータは「Ｏｏ・・・１１０１
１０１１１０Ｊ　となり信号φＡが出力されると表示バ
ッファ１２に入力され、セグメント電極駆動回路１３に
てセグメント電極信号に変換され表示部１５の電極り、
。〜Ｌ、に入力される。このときコモン電極駆動回路１
４はタイミング信号発生回路６より信号Ｃを入力しコモ
ン電極Ｒ１に「１」を出力しており、セグメント電極り
、　、Ｌ、　、　Ｌ、、Ｌａ　、Ｌ？　、Ｌａ　ｓ　Ｌ
ｉ２　との交差部の液晶が第３図のように駆動表示され
る。

このようにしてタイミング信号発生回路６が出力する信
号Ｃ−Ｈで文字パターン表示の３行目以降のデータを読
出す際、２行目の文字パターンデータは、２行目のシン
ボルデータに反転信号が含まれているため、シリアルパ
ラレル変換回路７の出力は排他的論理和回路１０で反転
されシフトレジスタＩＩＫ送出され、第３図に示すよう
に２行目のＡの文字が白黒反転されて表示される。

Ａを反転表示させない場合はシンボル用メモリ３の２行
目のデータ忙ｒｏｏｏ０１０００Ｊが書込まれる。この
データがデコーダ６の入力端子Ｂ、〜Ｂ。

に入力されると第５図（３）に示すように出力Ｐ、〜Ｐ
ｌはｒｏ　１０００Ｊとなり、Ｐ、は出力「０」である
のでアンド回路９は常に出力「０」となる。その結果、
パラレルシリアル変換回路から出力されるシリアル信号
は排他的論理和回路１０で反転されないので、表示部１
５においても文字は反転表示されない。

〔発明の効果〕

以上のように本発明によればシンボル表示用データの一
部を文字の反転表示指示信号として使用することで、反
転文字用のキャラクタジェネレータを保有しなくても、
簡単な回路で１桁毎の文字反転表示が可能となった。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図で、第２図はタ
イミング信号発生回路が出力する各種信号を示す。第３
図はドツトマトリクスで構成された表示部の例であり、
第４図はキャラクタジエネト・・ＣＰＵ、２・・・文字
用メモリ、４・・・キャラクタジェネレータ、５・・・
マルチプレクサ、６・・・デコーダ、７・・・パラレル
シリアル変換回路、１０・・・排他的論理和回路、１５
・・・表示部。

Claims (1)

【特許請求の範囲】
1. ドットマトリクスで構成され文字表示部とシンボル表示
   部を持つ表示手段と、表示する文字データを記憶する文
   字記憶手段と、表示するシンボルデータ及び反転表示す
   るか否かを指定するデータを記憶するシンボル記憶手段
   と、上記文字記憶手段とシンボル記憶手段に記憶された
   データを表示信号に変換して上記表示手段へ出力する信
   号変換手段と、上記信号変換手段の出力信号を上記シン
   ボル記憶手段に記憶された反転表示を指定するデータに
   基づいて反転させる反転手段を具備したことを特徴とし
   た反転表示方式。