JPS62149255A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、原稿画像をイメージセンサを用いて電気信号
に変換する画像読取装置に関するものである。

従来の技術 近年、画像読取装置は、パーソナルコンピュータやワー
ドプロセッサへの画像信号の入力装置として広く利用さ
れている。特に複数のイメージセンサチップをつなぎ合
わせたイメージセンサは、複数のイメージセンサチップ
を同時に並列駆動することによって高速の読取装置とす
ることができる。

このような従来の画像読取装置の一例について第３図を
用いて説明する。第３図は従来の画像読取装置の概略構
成図で、１はイメージセンサ、２は複数のイメージセン
サチップ、３は複数の第１の切換スイッチ、４，５は各
イメージセンサチッブ２に対応する１ラインの第１およ
び第２のシフトレジスタ、６は複数の第２の切換スイッ
チ、７は論理和回路である。

イメージセンサチップ２により読み出された画像信号出
力は、白黒の値に応じて２値化され、第２のシフトレジ
スタ５に順次入力される。このとき、第１の切換スイッ
チ、３は第２のシフトレジスタ５に接続されている。一
方、第１のシフトレジスタ４は、第２の切換スイッチ６
により論理和回路７に接続されている。第１のシフトレ
ジスタ４と第２のシフトレジスタ５とは、ともにイメー
ジセンサチップ２の出力を１ライン分読込めるシフトレ
ジスタであり、一方のシフトレジスタに読取出力を記録
している間、他方のシフトレジスタのデータは順次読出
されており、この動作を交互にくり返す。以下、他のイ
メージセンサチップ２についても、同様の動作が行なわ
れる。このとき、論理和回路７に接続される第２の切換
スイッチ６は、まず第１のシフトレジスタ４のデータを
、センサ読取速度に対してイメージセンサチップ２の数
だけ速い速度で読み取り、順次隣りのイメージセンサチ
ップ２に対応する第１のシフトレジスタ４のデータを読
み取るように切換制御される。以上の結果、各イメージ
センサチップ２ごとに同時に並列読取された信号は、直
列信号に変換されて出力される。

発明が解決しようとする問題点 しかしながら上記従来の構成では、シフトレジスタ４．
５の数が多く必要であり、またビット数の多いシフトレ
ジスタ４．５が必要なので、コストが高くなるという問
題点を有していた。

本発明は上記従来の問題点を解消するもので、高速の読
み取りが可能でありながら、コストの安い画像読取装置
を提供することを目的とする。

問題点を解決するための手段 上記問題点を解決するため、本発明の画像読取装置は、
複数のイメージセンサチップから構成されたイメージセ
ンサと、前記各イメージセンサチップを同時に並列駆動
する駆動回路と、前記イメージセンサの信号出力が順次
入力されるシフトレジスタおよびレジスタ回路と、イメ
ージセンサ出力の値を記憶するメモリと、このメモリの
書込時の番地と読取時の番地とを選択的に切換える切換
回路とを備え、前記各イメージセンサチップから同時に
読み出された並列信号出力をメモリ書込時の番地と読取
時の番地とを選択して切換えることにより直列信号出力
に変換する構成としたものである。

作用 上記構成によれば、イメージセンサの読取出力をメモリ
の１ライン分に番地を選択して記憶させるとともに、読
出時には出力信号がイメージセンサチップの並びと同じ
直列出力になるようにメモリの読出番地を選択して切換
える。すなわち、２ラインのメモリを備えて、一方の１
ラインを書込むと同時に、他の１ラインを読出して、直
列出力を得るものである。

実施例 以下、本発明の一実施例を第１図〜第２図に基づいて説
明する。

第１図は本発明の一実施例における画像読取装置の概略
構成図で、１１はイメージセンサ、１２は複数のイメー
ジセンサチップ（以下「チップ」と称す）、１３は駆動
回路、１４は複数の第１のシフトレジスタ、１５は複数
のレジスタ、１６はデータバス、１７はメモリ、１８は
第２のシフトレジスタ、１９は切換回路、２０はアドレ
スカウンタである。

次に動作を説明する。第２図は第１図の画像読取装置の
タイミングチャートである。イメージセンサ１１は、駆
動回路１３により各チップ１２が同時に駆動される。そ
れぞれのチップ１２からの画像読取出力は、白黒２値化
されて、対応する第１のシフトレジスタ１４およびレジ
スタ１５にラッチされる。

第１のシフトレジスタ１４へは、ＳＲクロックの立上り
で実行され、８ビット読み込んだ後、Ｒｅｇラッチ信号
の立上りでレジスタ１５ヘラツチされる。以下、それぞ
れのレジスタ１５の信号は、メモリ１７に順番に記憶さ
れる。（Ｓｌ）〜（Ｓ８）はメモリ１７への書込みデー
タを送る選択信号である。メモリ１７へ出込む番地は、
図示のように番地を６３番地とばして実行する。これは
、メモリ読出しのとき、読出アドレスを順次１づつ上げ
て読むと、直列データとして読出せるためである。この
番地は、アドレスカウンタ２０の出力を切換回路１９に
て選択的に切換えて指定される。メモリ１７は、２ライ
ン分のメモリ容量をもっており、一方のメモリに記憶し
ていると同時に他方のメモリは読出しを行なっている。

この動作を交互に実行する事により、・１ライン前のデ
ータを読み出しながら、次の１ラインのデータを同時に
記憶させている。第２のシフトレジスタ１８は、メモリ
１７から読出した画像データを記憶するものであり、こ
の第２のシフトレジスタ１８の出力を取り出すことによ
って、直列信号出力を得ることができる。

ここで、データバス１６は、メモリ１７へのデータバス
であり、メモリ１７のＲ／Ｗ信号の切換に従って、デー
タバス１６上のデータ信号は、レジスタ１５のよ込デー
タまたは第２のシフトレジスタ１８への読出データに切
換えられる。切換回路１９も、上記のＲ／Ｗ信号に同期
して、アドレスカウンタ２０の信号を切換えてメモリ１
７の番地を切換える。本実施例では、データバス１６を
８ビツトに設定し、１ラインのデータ数を８ピツトｘ６
４ｘ８チツプ＝４０９６ビツトとしており、２ライン分
のメモリ１７の容量は８１９２ビツトである。第２のシ
フトレジスタ１８は、８ビツトでデータを出力する場合
は、単なるレジスタとすれば良い。

このように本実施例によれば、２ライン分のメモリ１７
をもち、書込み時と読出し時との番地を選択的に切換え
ることにより、チップ１２から同時に読出された並列出
力を直列データ出力に変換することができる。

発明の効果 以上のように本発明によれば、メモリおよび番地の切換
回路を設けたので、並列センサ出力データを直列出力に
変換するものでありながら、安価に製作できる。

【図面の簡単な説明】

第１図は本発明の一実施例における画像読取装置の概略
構成図、第２図は同画像読取装置のタイミングチャート
、第３図は従来の画像読取装置の概略構成図である。

Claims (1)

1. 【特許請求の範囲】 １、複数のイメージセンサチップから構成されたイメー
   ジセンサと、前記各イメージセンサチップを同時に並列
   駆動する駆動回路と、前記イメージセンサの信号出力が
   順次入力されるシフトレジスタおよびレジスタ回路と、
   イメージセンサ出力の値を記憶するメモリと、このメモ
   リの書込時の番地と読取時の番地とを選択的に切換える
   切換回路とを備え、前記各イメージセンサチップから同
   時に読み出された並列信号出力をメモリ書込時の番地と
   読取時の番地とを選択して切換えることにより直列信号
   出力に変換する構成とした画像読取装置。 ２、メモリは、２ライン分の容量を備え、１ラインをメ
   モリに記憶すると同時に、他の１ラインのメモリは読出
   しを行ない、この動作を交互にくり返す構成とした特許
   請求の範囲第１項記載の画像読取装置。