JPS62140468A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62140468A JPS62140468A JP28222185A JP28222185A JPS62140468A JP S62140468 A JPS62140468 A JP S62140468A JP 28222185 A JP28222185 A JP 28222185A JP 28222185 A JP28222185 A JP 28222185A JP S62140468 A JPS62140468 A JP S62140468A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- source
- drain
- gate electrode
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造法に関し、特に微細ＭＯ
８型電界効果トランジスタの製造工程の安全化と工程の
改良化に関する。
８型電界効果トランジスタの製造工程の安全化と工程の
改良化に関する。
この発明は、微ｍＭＯ８）ランジスタのソースとドレー
ンを形成する方法のうち、特にＬＤＤ法（Ｌｉｇｈｔｌ
ｙ Ｄｏｐｅｄ Ｄｒａｉｎ ） に関し、リン
とヒ素でイオン注入し、拡散炉でアニールさせる方法か
ら、リンｔ−２回イオン注入し、赤外線でアニールを行
なうことにエフ、微細ＭＯ８）ランジスタの！Ｒ造上の
安全化と工程の改良化ｔはかる工うにし友ものである。
ンを形成する方法のうち、特にＬＤＤ法（Ｌｉｇｈｔｌ
ｙ Ｄｏｐｅｄ Ｄｒａｉｎ ） に関し、リン
とヒ素でイオン注入し、拡散炉でアニールさせる方法か
ら、リンｔ−２回イオン注入し、赤外線でアニールを行
なうことにエフ、微細ＭＯ８）ランジスタの！Ｒ造上の
安全化と工程の改良化ｔはかる工うにし友ものである。
従来、微ｉＭ ＯＳ トランジスタの特性劣化全防止す
る定め、ソースとドレーンのプロファイルを最適化して
きｔｏ特に、ＬＤＤ法は、その一つの有力な方法であり
、以下のような製造方法で行われている。図面では、Ｎ
チャネルＭＯ８）７ンジスタを例として説明する。第２
図（ａ）に示す二うにＰ型８１基板１に、ロコス酸化法
によって、約１μｍのフィールド酸化膜２を形成する。
る定め、ソースとドレーンのプロファイルを最適化して
きｔｏ特に、ＬＤＤ法は、その一つの有力な方法であり
、以下のような製造方法で行われている。図面では、Ｎ
チャネルＭＯ８）７ンジスタを例として説明する。第２
図（ａ）に示す二うにＰ型８１基板１に、ロコス酸化法
によって、約１μｍのフィールド酸化膜２を形成する。
次に、熱酸化法によって、約５０ｎｍのゲート酸化膜３
を形成する。次に、多結晶Ｓ１等をデポジションし、フ
ォトリングラフイーにＬｔ）、ゲート電極４を形成する
。その後、リンイオン５で、低いドーズ量のイオン注入
を行ない、低濃度のＭＯＳ）ランジスタのソース６ａと
ドレーン６ｂと全形成する。
を形成する。次に、多結晶Ｓ１等をデポジションし、フ
ォトリングラフイーにＬｔ）、ゲート電極４を形成する
。その後、リンイオン５で、低いドーズ量のイオン注入
を行ない、低濃度のＭＯＳ）ランジスタのソース６ａと
ドレーン６ｂと全形成する。
次に、第２図（ｂ）に示すように、気相成長法で、シリ
コン酸化膜７を形成する。次に、第２図（Ｃ）に示すよ
うに、反応性イオンエッチ法で、ゲート電極の側壁部分
のみにシリコン酸化膜をサイドウオール８として残す。
コン酸化膜７を形成する。次に、第２図（Ｃ）に示すよ
うに、反応性イオンエッチ法で、ゲート電極の側壁部分
のみにシリコン酸化膜をサイドウオール８として残す。
次に、ヒ素イオン９で、高いドーズ量のイオン注入全行
ないＭＯＳ）ランジスタのソース１０ａとドレーン１０
ｂ１１！：全形成する。
ないＭＯＳ）ランジスタのソース１０ａとドレーン１０
ｂ１１！：全形成する。
その後、約９００℃の熱拡散法で、ソース１０ａとドレ
ーン１０ｂの電気的活性化全行なう。最後に第２図（ｄ
）に示すように、気相成長法で、中間絶縁層１１ｉ形成
し、フォトリングラフイーによりソースのコンタクトホ
ール１２ａとドレーンのコンタクトホール１２ｂとを形
、成する。次に、スパッタリング法Ｖζニジ、Ａｔ合金
ｔデポジションしフォトリングラフイーにより、ソース
電極１３ａとドレーン電極１３ｂとを形成する。以上の
製造方法で、ＮチャネルＭＯ８）ランジスタが形成でき
几。
ーン１０ｂの電気的活性化全行なう。最後に第２図（ｄ
）に示すように、気相成長法で、中間絶縁層１１ｉ形成
し、フォトリングラフイーによりソースのコンタクトホ
ール１２ａとドレーンのコンタクトホール１２ｂとを形
、成する。次に、スパッタリング法Ｖζニジ、Ａｔ合金
ｔデポジションしフォトリングラフイーにより、ソース
電極１３ａとドレーン電極１３ｂとを形成する。以上の
製造方法で、ＮチャネルＭＯ８）ランジスタが形成でき
几。
〔発明が解決しようとする間１点〕
しかし、従来のＭＯＳ）ランジスタの製造法では、以下
のことが問題点としてあげられる。
のことが問題点としてあげられる。
１）高濃度のソースとドレーンの形成のため、ヒ素イオ
ン注入が必要であり、安全上、十分な対策を行なわねば
ならない。
ン注入が必要であり、安全上、十分な対策を行なわねば
ならない。
２）ソースとドレーンの電気的活性化の几め、熱拡散法
を利用しており、製造工程上、処理時間が長くなり、か
つ、８１基板の大口径化に対して、均一性が十分に確保
できなかった。
を利用しており、製造工程上、処理時間が長くなり、か
つ、８１基板の大口径化に対して、均一性が十分に確保
できなかった。
そこで、この発明は、従来のＬうな欠点を解決する几め
、ソースとドレーンの形成の友めのイオン注入法と電気
的活性化の熱処理法とを改良化し友。
、ソースとドレーンの形成の友めのイオン注入法と電気
的活性化の熱処理法とを改良化し友。
上記問題を解決するために、この発明は、以下の手段を
用い之。
用い之。
１）低濃度と高ａ度のソースとドレーン電極のｔめ、相
方の工程にリンイオン注入を用い友。
方の工程にリンイオン注入を用い友。
２）ソースとドレーンの電気的活性化のため、赤外線ラ
ンプアニール法を用い九。
ンプアニール法を用い九。
上記の工うに、二回のリンイオン注入を行なうと、危険
なヒ素を使用しなくてもよく、赤外線アニール法にエリ
、処理時間が短くなり、枚葉処理化も容易で、８１基板
の大口径比も十分対応できるようになる。
なヒ素を使用しなくてもよく、赤外線アニール法にエリ
、処理時間が短くなり、枚葉処理化も容易で、８１基板
の大口径比も十分対応できるようになる。
以下に、この発明の実施例を自画にもとづいて説明する
。ＮチャネルＭＯ８）ランジスタ七例としてあげｔ。Ｗ
、１図（、）に示すように、Ｐ型ｓ１基板１に、ロコス
９ｆヒ法によって、約１μｍのフィールド酸化膜２を形
成する。次に、熱酸化法にぶって約３０ｎｍのゲート酸
化膜３全形成する。次に、多、結晶８１等の電極材料を
デポジションし、フォトリングラフイーにエリ、ゲート
電ｔｉ４ｔ−形成する。その後、リンイオン５で、ドー
ズ量ヲトランジスタのソース６ａとドレーン６ｂとを形
成する。次に、第１図（ｂ）に示す二うに、気相成長法
で、約５００ｎｍのシリコン酸化膜７ｔ−形成する。次
に、第１図（Ｃ）に示すように、反応性イオンエッチ法
で、ゲート電極の側壁部分のみにシリコン酸化膜全サイ
ドウオール８として残す。次に、リンイオン９で、ドー
ズ】をＥ１５Ｃｒｎ からＥｌの にして、高い濃度の
ＭＯＳ）ランジスタのソース１０ａとドレーン１０ｂと
を形成する。その後、赤外線ランプアニール法を用いて
、温度１３００℃から１１５０℃、時間３秒から１０秒
で、ソース１０ａとドレーン１０ｂの電気的活性１ヒを
行なう。最後に、第１図（ａ）に示すように、気相成長
１去で中間絶縁／’ｉｊｌ全形成し、フォトリソグラフ
ィーにより、ソースのコンタクトホール１２Δとドレー
ンのコンタクトホール１２ｂとｉ形成する。次に、スパ
ッタリング法にエフ、ｋｔ合合金デポジションし、フォ
トリング２フイーにエフ、ソース電極１３ａとドレーン
電極１３ｂと全形成する。以上の製造方法でＮチャネル
ＭＯＳトランジスタが形成できる。
。ＮチャネルＭＯ８）ランジスタ七例としてあげｔ。Ｗ
、１図（、）に示すように、Ｐ型ｓ１基板１に、ロコス
９ｆヒ法によって、約１μｍのフィールド酸化膜２を形
成する。次に、熱酸化法にぶって約３０ｎｍのゲート酸
化膜３全形成する。次に、多、結晶８１等の電極材料を
デポジションし、フォトリングラフイーにエリ、ゲート
電ｔｉ４ｔ−形成する。その後、リンイオン５で、ドー
ズ量ヲトランジスタのソース６ａとドレーン６ｂとを形
成する。次に、第１図（ｂ）に示す二うに、気相成長法
で、約５００ｎｍのシリコン酸化膜７ｔ−形成する。次
に、第１図（Ｃ）に示すように、反応性イオンエッチ法
で、ゲート電極の側壁部分のみにシリコン酸化膜全サイ
ドウオール８として残す。次に、リンイオン９で、ドー
ズ】をＥ１５Ｃｒｎ からＥｌの にして、高い濃度の
ＭＯＳ）ランジスタのソース１０ａとドレーン１０ｂと
を形成する。その後、赤外線ランプアニール法を用いて
、温度１３００℃から１１５０℃、時間３秒から１０秒
で、ソース１０ａとドレーン１０ｂの電気的活性１ヒを
行なう。最後に、第１図（ａ）に示すように、気相成長
１去で中間絶縁／’ｉｊｌ全形成し、フォトリソグラフ
ィーにより、ソースのコンタクトホール１２Δとドレー
ンのコンタクトホール１２ｂとｉ形成する。次に、スパ
ッタリング法にエフ、ｋｔ合合金デポジションし、フォ
トリング２フイーにエフ、ソース電極１３ａとドレーン
電極１３ｂと全形成する。以上の製造方法でＮチャネル
ＭＯＳトランジスタが形成できる。
この発明は、以上説明し几工うに、微細ＭＯＳトランジ
スタを形成するうえで、安全で、短時間処理可能な、大
口径８１基板にも容易に適用でき６ る方法である。
スタを形成するうえで、安全で、短時間処理可能な、大
口径８１基板にも容易に適用でき６ る方法である。
微１Ｍ０８）ランジスタ素子ができることにより、大規
模なメモリ、ロジックの集積回路の製造へも利用できる
ことは言うまでもない。
模なメモリ、ロジックの集積回路の製造へも利用できる
ことは言うまでもない。
第１図（荀から（Φ１では、この発明にかかわるＭＯＳ
）ランジスタ形成の時の工程順の断面図、第２図（ａ）
から（ｄ）までは、従来のＭＯＳ）ランジスタ形成の時
の工程順の断面ｒＺである。 １・・・・・・Ｐ型Ｓ１基板 ２・−・・・・フィールド酸化膜 ３・・・・・・ゲート酸化膜 ４・・・・・・ゲート電極 ５・・・・・・リンイオン ６ａ・・・・・・ソース ６ｂ・・・用ドレーン ７・・・・・・シリコン酸化膜 ８・・・・・・サイドウオール ９・・・・・・リン又はヒ素イオン １０ａ・・・・・・ソース １０ｂ・・・・・・ドレーン １１・・・・・・中間絶縁層 １２ａ・・・・・・ソースコンタクト １２ｂ・・・・・・ドレーンコンタクト１５ａ・・・・
・・ソース電極 １３ｂ・・・・・・ドレーン電極 以 上 出シ人 セイコーシ子工業株式会社 ｆ−１ＯＳトランゾスタ形戚°峙の工程Ｆ１員にグ面図
第１図
）ランジスタ形成の時の工程順の断面図、第２図（ａ）
から（ｄ）までは、従来のＭＯＳ）ランジスタ形成の時
の工程順の断面ｒＺである。 １・・・・・・Ｐ型Ｓ１基板 ２・−・・・・フィールド酸化膜 ３・・・・・・ゲート酸化膜 ４・・・・・・ゲート電極 ５・・・・・・リンイオン ６ａ・・・・・・ソース ６ｂ・・・用ドレーン ７・・・・・・シリコン酸化膜 ８・・・・・・サイドウオール ９・・・・・・リン又はヒ素イオン １０ａ・・・・・・ソース １０ｂ・・・・・・ドレーン １１・・・・・・中間絶縁層 １２ａ・・・・・・ソースコンタクト １２ｂ・・・・・・ドレーンコンタクト１５ａ・・・・
・・ソース電極 １３ｂ・・・・・・ドレーン電極 以 上 出シ人 セイコーシ子工業株式会社 ｆ−１ＯＳトランゾスタ形戚°峙の工程Ｆ１員にグ面図
第１図
Claims (3)
- （１）ＭＯＳ型電界効果トランジスタにおいて、Ｐ型シ
リコン半導体基板上に、シリコン酸化膜をゲート酸化膜
として形成し、多結晶シリコンを、ゲート電極として形
成し、リンイオン注入で、低濃度ソース、ドレーン領域
を形成し、気相成長でシリコン酸化膜を形成し、反応性
イオンエッチでゲート電極の側壁部分のシリコン酸化膜
のみを残し、リンイオン注入で、高濃度ソース、ドレー
ン領域を形成し、赤外線アニールで上記ソース、ドレー
ン領域を電気的に活性化させることを特徴とする半導体
装置の製造方法。 - （２）ゲート電極が、多結晶シリコンとシリサイドで形
成されることを特徴とする特許請求範囲第１項記載の半
導体装置の製造方法。 - （３）ゲート電極が、高融点金属で形成されることを特
徴とする特許請求範囲第１項記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28222185A JPS62140468A (ja) | 1985-12-16 | 1985-12-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28222185A JPS62140468A (ja) | 1985-12-16 | 1985-12-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62140468A true JPS62140468A (ja) | 1987-06-24 |
Family
ID=17649634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28222185A Pending JPS62140468A (ja) | 1985-12-16 | 1985-12-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62140468A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009068965A (ja) * | 2007-09-12 | 2009-04-02 | Panasonic Electric Works Co Ltd | 耐トラッキング性試験用試験液塗布装置及び耐トラッキング性試験方法 |
-
1985
- 1985-12-16 JP JP28222185A patent/JPS62140468A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009068965A (ja) * | 2007-09-12 | 2009-04-02 | Panasonic Electric Works Co Ltd | 耐トラッキング性試験用試験液塗布装置及び耐トラッキング性試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61179567A (ja) | 自己整合積層ｃｍｏｓ構造の製造方法 | |
| KR880006790A (ko) | Mos전계효과 트랜지스터와 이를 포함한 집적회로 및 그 회로의 제조방법 | |
| JP3077760B2 (ja) | 固相拡散方法 | |
| JP2834775B2 (ja) | Ｃｍｏｓ型半導体装置の製造方法 | |
| JPS62140468A (ja) | 半導体装置の製造方法 | |
| JPH10199829A (ja) | 半導体装置の製造方法 | |
| JPH0277162A (ja) | 半導体装置の製造方法 | |
| JPH1027854A (ja) | 半導体装置及びその製造方法 | |
| JPH05226593A (ja) | 半導体装置の製造方法 | |
| JPH0466379B2 (ja) | ||
| JPH09306862A (ja) | 半導体装置の製造方法 | |
| JPH01216572A (ja) | 半導体装置の製造方法 | |
| JPS62140470A (ja) | 半導体装置の製造方法 | |
| JPH07161988A (ja) | 半導体装置の製造方法 | |
| JPH03209834A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH10233457A (ja) | 半導体装置の製造方法 | |
| JPS63227018A (ja) | 半導体装置の製造方法 | |
| JP3327109B2 (ja) | 半導体装置の製造方法 | |
| JPS61287160A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3108927B2 (ja) | 半導体装置の製造方法 | |
| JP3244066B2 (ja) | 半導体装置の製造方法 | |
| JPH1116855A (ja) | 半導体装置及びその製造方法 | |
| JPH03273623A (ja) | 半導体装置の製造方法 | |
| JPH0730114A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JP2000331949A (ja) | 半導体集積回路装置の製造方法 |