JPS6214019A - デ−タロガ−装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はデータロガ−装置に係り、特に、電流、電圧等
のピーク値を記録するのに好適なデータ読み取り部に関
する。

〔発明の背景〕

従来、この種の装置は、第３図に示すように、電力系統
１に接続した計器用変流器２により電流ｉを検出し、抵
抗３により電圧変換し、アナログ−ディジタル変換部４
（以下Ａ／Ｄ変換部と称す）によりディジタル信号に変
換する。ディジタル変換のタイミングは第４図の時間１
．．１．・・・ｔ、で、その周期はｔｏである。この周
期ｔ０は、プログラム用メモリ７に記憶されており、演
算部６はこのｔ０毎に、Ａ／Ｄ変換部４からのディジタ
ルデータを読み取り、データ用メモリ８に保存する。

この方式では電流ｉのピーク値を読み取るために周期ｔ
０　を短かくし、多くのデータを読み取っていた。系統
事故の解析等のため、データを記録及び画面に表示した
りする場合は、データ量が多いため、精度良く波形を再
現可能であり、さらに波形のピーク値をつかまえること
もできた。

しかし、従来の方式では、波形のピーク値をつかまえる
ためには、周期ｔ０　を短かくしデータ量を多く読み取
り保存する必要があった。そのため、演算部６の処理能
力が限界となり、他のデータ処理機能を行なわせること
ができない、さらに、周期ｔ０が短かく、データ量が多
いため、メモリ８の容量が大きくなる欠点があった。一
方、データを記録及び表示したりするためには、演算部
６の処理能力が限界であるためインタフェース９により
、別の演算部１０と連結し、必要なデータを一担、メモ
リ１１に移し、それから表示画面１２に表示する必要が
あった。

なお、この種の装置に関連するものは１例えば、特開昭
５５−１２７６６６号公報「プロセス入力装置」等が挙
げられる。

〔発明の目的〕

本発明の目的は、波形のピーク値のデータを読み取り、
演算部の負担を軽減し、データ用メモリの容量を減少で
きるタイミング回路を提供することにある。

〔発明の概要〕 電気系統の事故解析には、電流値の大きさ、断続時間等
が問題となる。特に、電流波形のピーク値を読み取るに
は、演算部の高い処理能力と多くのメモリ容量を必要す
る。そのため、多くの電流入力がある場合には演算部の
処理能力オーバーとなっていた。そこで本発明では波形
のピーク値のデータを読み取るタイミングを外部から指
令し、データの読み取る量を減らすことによって演算部
の負担を軽減し、メモリ容量の減少を図る。

〔発明の実施例〕

以下、本発明の一実施例を第１図により説明する。系統
１に接続した計器用変流器２により電流ｉを検出する。

電流ｉでは抵抗３により、電圧変換し、Ａ／Ｄ変換部４
へ入力する。電圧Ｖは整流回路１３により直流に変換し
、ピーク値検出部１４に入力する。ピーク検出部１４の
出力は遅延部１５を経由して演算部６に入力する。演算
部６にはプログラムメモリ１６、データメモリ１７及び
画面表示１２が接続されている。

電圧Ｖは整流回路１３により、第２図の破線のように、
正弦波から直流に変換される。この直流電圧からピーク
検出部では、まず、時間Ｔ、１においてピーク値を検出
する。ピーク値を検出すると信号を遅延回路１５へ送り
時間Ｔだけ遅延させる。

１時間後に遅延回路１５から演算部６に割込信号が入力
され、演算部６はＡ／Ｄ変換部４に変換指令を出し、時
間Ｔ、に相当するディジタルデータを読み込む、そのデ
ータはデータメモリ１７に一担保存され、外部からの要
求に応じて表示画面１２に表示する。遅延回路１５は演
算部６へのＡ／Ｄ変換要求割込み入力は周期Ｔ毎で、商
用周波５０Ｈｚの場合１０ｍ５ｅｃとなり、演算部６に
とって負担とならない。

さらに、一般の電気系統は正弦波電流が流れるため、周
波数も安定しており、時間Ｔ　Ｐｉにおいて得た信号に
より１時間後（時間Ｔ□）にデータを読んでも、次のピ
ーク値を確実に取り込むことができる。一方、半波毎に
ピーク値を検出して信号を出力しているため、プログラ
ムによるタイミングのように、一度ずれると、その後は
ずれたままでデータを読み取ることはなく、半波で修正
され確実にピーク値をつかまえることができる。

さらに、読み取るデータ量が少ないため、メモリ容量が
小さくてすみ、演算部６に余裕があるため、データの表
示機能等のデータ処理機能を持たせることができる。

本実施例によれば、変電所におけるデータロガ−装置は
多くの電流情報を入力し、記録、表示等を要求されるた
め、従来は複数の演算部で処理していたものが１個の演
算部で処理可能となり、経済的であり、装置がコンパク
トになると共に部品数が少なくなり高信頼性となる。ピ
ーク値をつかまえているため、画面に波形として再現す
る場合。

計算により正弦波の波形を表示可能となり、少ないデー
タで管理しやすい情報を提供できる。一方、整流回路を
半波整流にし１周期を二倍のＴとすることにより、−サ
イクルの前半波のピーク値のみをつかまえることができ
、さらに、データ量を減少でき、電流の概略の値を知る
ことができる。

〔発明の効果〕

本発明のよれば、次に半波のピーク値を読み取るタイミ
ングを入力でき、演算部の負担を軽減すると共にメモリ
容量を減少できる。

【図面の簡単な説明】

第１図は本発明の機能ブロック図、第２図は本発明の動
作説明図、第３図は従来の機能ブロックし４、第４図は
従来の動作説明図である。 １３・・整流回路、１４・・ピーク値検出回路、１５・
遅延回路、１６　プログラムメモリ、１７・・・データ
メモリ。

Claims (1)

【特許請求の範囲】
1. １、アナログ入力をディジタルに変換するＡ／Ｄ変換部
   、演算部、プログラム用メモリ及びデータ用メモリから
   成るデータロガー装置において、前記アナログ入力を直
   流変換する整流回路、前記整流回路からの波形のピーク
   値を検出するピーク検出回路、前記ピーク検出回路から
   の信号を遅延させる遅延回路、前記遅延回路からの信号
   により、前記演算部がＡ／Ｄ変換部からのディジタルデ
   ータを読み取る手段からなることを特徴とするデータロ
   ガー装置。