JPS6337579B2 - - Google Patents
Info
- Publication number
- JPS6337579B2 JPS6337579B2 JP56195400A JP19540081A JPS6337579B2 JP S6337579 B2 JPS6337579 B2 JP S6337579B2 JP 56195400 A JP56195400 A JP 56195400A JP 19540081 A JP19540081 A JP 19540081A JP S6337579 B2 JPS6337579 B2 JP S6337579B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- data
- gate
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 20
- 238000005070 sampling Methods 0.000 claims description 11
- 230000006870 function Effects 0.000 claims description 5
- 230000000630 rising effect Effects 0.000 claims description 2
- 230000001960 triggered effect Effects 0.000 claims description 2
- 230000008676 import Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 208000032368 Device malfunction Diseases 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/162—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration
- H02M7/1623—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration with control circuit
- H02M7/1626—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration with control circuit with automatic control of the output voltage or current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Protection Of Static Devices (AREA)
Description
【発明の詳細な説明】
本発明はサイリスタ装置を運転する場合に装置
を構成する回路各部の動作中の電圧、あるいは電
気信号、特にゲートパルスの出力状況を記憶し装
置故障時にその取込んだデータを取出し回路故障
の検出手段として適用する故障検出機能付サイリ
スタ装置に関するものである。
を構成する回路各部の動作中の電圧、あるいは電
気信号、特にゲートパルスの出力状況を記憶し装
置故障時にその取込んだデータを取出し回路故障
の検出手段として適用する故障検出機能付サイリ
スタ装置に関するものである。
従来から、この種のサイリスタ制御回路として
第１図に示す様なモータの速度制御を行うアナロ
グ式のサイリスタ装置がある。しかし、この方式
の場合はサイリスタ装置を構成する各回路要素の
なかで、特にサイリスタ素子、ゲート回路、アン
プ部等が故障した場合、制御的に再現性に乏しい
ことが多いので、データレコーダ等を各アンプの
出力や、フイードバツク信号、パルス信号出力ラ
インなどに接続してそのまま運転を続行し、故障
が発生した際に前記各ラインに接続した記録デー
タを再現し故障発生前の記録データと再生データ
との比較照合を行うことによつて故障の検出を行
う等の故障検出手段がしばしばとられていた。し
かし、近時、マイクロコンピユータを適用したデ
ータ処理技術の発達に伴い、第２図に図示の如く
DDC（ダイレクト、デイジタル、コントロール）
システムが実用化される状況にある。すなわち、
このDDCシステムの特徴はデータ記録の容易さ
にあり、常に回路各部の信号データやフイードバ
ツクデータを内部のメモリ回路に記憶させてお
き、故障時に前記装置の操作を停止させ、メモ
リ・データを取出して故障の検出を行うようにし
たもので、このような操作をDDC化の有力な利
点として生かしたシステムである。すなわち、第
２図は現在実用化されているマイクロコンピユー
タ、または、マイクロCPU使用のサイリスタ装
置の例において、１はサイリスタ素子で構成され
たブリツジ回路で、このブリツジ回路１に供給さ
れる交流電源をゲート制御することによつて直流
電源に変換し、負荷の直流電動機２の速度制御を
行うものである。２′はその直流電動機２の界磁
巻線で、界磁サイリスタ３によつて界磁電流の制
御が行われる。また、４は前記直流電動機２に与
えられる直流電圧を検出する直流電圧検出回路、
５及び６は夫々電機子電流、及び界磁電流を検出
するCT、５′及び６′は同じく電機子、及び界磁
の電流検出装置、７は直流電動機２の回転数を検
出するパルスジエネレータ（以下、PGという）
である。次に、１１はDDC回路部で、セントラ
ル・プロセツサ・ユニツト（以下、CPUという）
１２、メモリ回路（ROM、またはRAM）１３、
前記ブリツジ回路１が導通期間中、パルス列を発
生する電機子用、及び界磁用ゲート回路１４，１
５、電機子電流及び界磁電流検出装置５′，６′の
出力信号をＡ／Ｄ変換するＡ／Ｄコンバータ１
６、また直流電動機２の回転数を検出するPG７
の出力信号を受信する速度検出器１７、DDC回
路部１１を外部からの指令によつて制御するため
の信号インターフエース回路１８、DDC回路部
１１内の夫々の動作機能を有機的に信号結合する
データバス１９等から構成されている。
第１図に示す様なモータの速度制御を行うアナロ
グ式のサイリスタ装置がある。しかし、この方式
の場合はサイリスタ装置を構成する各回路要素の
なかで、特にサイリスタ素子、ゲート回路、アン
プ部等が故障した場合、制御的に再現性に乏しい
ことが多いので、データレコーダ等を各アンプの
出力や、フイードバツク信号、パルス信号出力ラ
インなどに接続してそのまま運転を続行し、故障
が発生した際に前記各ラインに接続した記録デー
タを再現し故障発生前の記録データと再生データ
との比較照合を行うことによつて故障の検出を行
う等の故障検出手段がしばしばとられていた。し
かし、近時、マイクロコンピユータを適用したデ
ータ処理技術の発達に伴い、第２図に図示の如く
DDC（ダイレクト、デイジタル、コントロール）
システムが実用化される状況にある。すなわち、
このDDCシステムの特徴はデータ記録の容易さ
にあり、常に回路各部の信号データやフイードバ
ツクデータを内部のメモリ回路に記憶させてお
き、故障時に前記装置の操作を停止させ、メモ
リ・データを取出して故障の検出を行うようにし
たもので、このような操作をDDC化の有力な利
点として生かしたシステムである。すなわち、第
２図は現在実用化されているマイクロコンピユー
タ、または、マイクロCPU使用のサイリスタ装
置の例において、１はサイリスタ素子で構成され
たブリツジ回路で、このブリツジ回路１に供給さ
れる交流電源をゲート制御することによつて直流
電源に変換し、負荷の直流電動機２の速度制御を
行うものである。２′はその直流電動機２の界磁
巻線で、界磁サイリスタ３によつて界磁電流の制
御が行われる。また、４は前記直流電動機２に与
えられる直流電圧を検出する直流電圧検出回路、
５及び６は夫々電機子電流、及び界磁電流を検出
するCT、５′及び６′は同じく電機子、及び界磁
の電流検出装置、７は直流電動機２の回転数を検
出するパルスジエネレータ（以下、PGという）
である。次に、１１はDDC回路部で、セントラ
ル・プロセツサ・ユニツト（以下、CPUという）
１２、メモリ回路（ROM、またはRAM）１３、
前記ブリツジ回路１が導通期間中、パルス列を発
生する電機子用、及び界磁用ゲート回路１４，１
５、電機子電流及び界磁電流検出装置５′，６′の
出力信号をＡ／Ｄ変換するＡ／Ｄコンバータ１
６、また直流電動機２の回転数を検出するPG７
の出力信号を受信する速度検出器１７、DDC回
路部１１を外部からの指令によつて制御するため
の信号インターフエース回路１８、DDC回路部
１１内の夫々の動作機能を有機的に信号結合する
データバス１９等から構成されている。
このような構成からなる従来のサイリスタ装置
において、装置各部の動作時のデータ、すなわ
ち、直流電源電圧、電機子電流、回転数、界磁電
流、サイリスタ装置の運転状況等を記憶させる場
合、最も困難となるのがゲートパルス有・無のデ
ータである。理由は第４図に図示した如くゲート
パルス幅とそのパルス列を抽出するサンプリング
期間との関係でDDCの場合、CPU部１２に経済
上の理由で１チツプマイコン、または１チツプ
CPUを採用するので、どうしても処理時間が遅
いために、故障解析に必要な診断データを単位時
間内に取込むことが出来ないということ、更に、
サイリスタの出力電圧波形や出力電流波形は第５
図のａ及びｂに図示の如くサイリスタ特有のリツ
プル波形であるため、これらの波形データを忠実
に記憶するためには成るべく多くのサンプリン
グ・データを取込み平均化する必要がある。これ
ら２つの要件から第５図に示したサンプリングタ
イムτsが与えられるが、第４図に示すように従来
はゲートパルス列の１つのパルス幅τp1は前記サ
ンプリングタイムτsに比較してτp1＜τsの関係にあ
つたためゲートパルス有・無の情報確認が不正確
となりサイリスタ装置の故障検出確度が低下する
という欠点があつた。
において、装置各部の動作時のデータ、すなわ
ち、直流電源電圧、電機子電流、回転数、界磁電
流、サイリスタ装置の運転状況等を記憶させる場
合、最も困難となるのがゲートパルス有・無のデ
ータである。理由は第４図に図示した如くゲート
パルス幅とそのパルス列を抽出するサンプリング
期間との関係でDDCの場合、CPU部１２に経済
上の理由で１チツプマイコン、または１チツプ
CPUを採用するので、どうしても処理時間が遅
いために、故障解析に必要な診断データを単位時
間内に取込むことが出来ないということ、更に、
サイリスタの出力電圧波形や出力電流波形は第５
図のａ及びｂに図示の如くサイリスタ特有のリツ
プル波形であるため、これらの波形データを忠実
に記憶するためには成るべく多くのサンプリン
グ・データを取込み平均化する必要がある。これ
ら２つの要件から第５図に示したサンプリングタ
イムτsが与えられるが、第４図に示すように従来
はゲートパルス列の１つのパルス幅τp1は前記サ
ンプリングタイムτsに比較してτp1＜τsの関係にあ
つたためゲートパルス有・無の情報確認が不正確
となりサイリスタ装置の故障検出確度が低下する
という欠点があつた。
従つて、本発明は上記の欠点を除去するために
なされたもので、ゲートパルス出力のサンプリン
グ精度を向上させるために簡単な補助回路を付加
することによりゲートパルス・データの有・無を
適確にとらえ記憶することができる故障検出機能
付サイリスタ装置を提供することを目的とする。
なされたもので、ゲートパルス出力のサンプリン
グ精度を向上させるために簡単な補助回路を付加
することによりゲートパルス・データの有・無を
適確にとらえ記憶することができる故障検出機能
付サイリスタ装置を提供することを目的とする。
以下、本発明の一実施例を図について説明す
る。第１図ないし第５図と同一の部分は同一の符
号をもつて図示した第６図において、２０は上記
電機子用ゲート回路１４から発生される出力パル
ス列の各パルスを検出し、そのパルスの立上り信
号でトリガするリトリガブル単安定マルチバイブ
レータから成るパルス検出回路で、ゲートパルス
幅τp1と、パルス列の各パルス間のOFFタイムτp2
の和の時間を１パルスに変換し出力する。２１は
パルス検出回路２０からの信号をデータバスに接
続するインターフエース回路である。
る。第１図ないし第５図と同一の部分は同一の符
号をもつて図示した第６図において、２０は上記
電機子用ゲート回路１４から発生される出力パル
ス列の各パルスを検出し、そのパルスの立上り信
号でトリガするリトリガブル単安定マルチバイブ
レータから成るパルス検出回路で、ゲートパルス
幅τp1と、パルス列の各パルス間のOFFタイムτp2
の和の時間を１パルスに変換し出力する。２１は
パルス検出回路２０からの信号をデータバスに接
続するインターフエース回路である。
この様な構成からなる本発明において、第７図
は第６図の要部波形を示したもので、第７図ａは
ゲートパルス信号、ｂはリトリガブル単安定マル
チバイブレータからなるパルス検出回路２０の出
力信号である。図示の如くａ図の各ゲートパルス
列の各パルスを検出し、その各パルス幅τpをτp
τp1＋τp2の関係に変換する。従つてゲートパルス
列が連続している間はパルス検出回路２０の出力
波形は重合し、サイリスタ素子の導通期間のパル
ス幅を有するパルス信号を出力する。かくして、
サンプリング期間τsを電気角で約7.5度とし第７
図ｂのパルス信号Ｕ…ＹをデータバスD0…D5に
インターフエース回路２１を介して入力した場
合、その時の各サンプリング時に検出されるデー
タは第７図ｃに示す如くで各ゲートパルス列がも
れなく忠実に“１”，“０”信号に変換される。こ
の様にゲートパルス列の情報が広幅のパルスに変
換され、第７図ｃに示す如く順次メモリ〓回路１
３に記憶されて行くため、故障が発生した場合に
は、直ちに第７図ｃの情報をメモリ〓回路１３か
ら取出して同一サンプリングタイムで記憶させた
他の電圧、電流、速度、及び各演算データ、故障
信号と合せて総合的に判断することにより迅速で
かつ正確な故障検出を行うことができる。なお本
発明の実施例では界磁用サイリスタのゲートパル
ス回路には特に触れなかつたが、このゲートパル
スの故障検出手段についても同様の考え方が適用
可能なることと今更多言を要しない。
は第６図の要部波形を示したもので、第７図ａは
ゲートパルス信号、ｂはリトリガブル単安定マル
チバイブレータからなるパルス検出回路２０の出
力信号である。図示の如くａ図の各ゲートパルス
列の各パルスを検出し、その各パルス幅τpをτp
τp1＋τp2の関係に変換する。従つてゲートパルス
列が連続している間はパルス検出回路２０の出力
波形は重合し、サイリスタ素子の導通期間のパル
ス幅を有するパルス信号を出力する。かくして、
サンプリング期間τsを電気角で約7.5度とし第７
図ｂのパルス信号Ｕ…ＹをデータバスD0…D5に
インターフエース回路２１を介して入力した場
合、その時の各サンプリング時に検出されるデー
タは第７図ｃに示す如くで各ゲートパルス列がも
れなく忠実に“１”，“０”信号に変換される。こ
の様にゲートパルス列の情報が広幅のパルスに変
換され、第７図ｃに示す如く順次メモリ〓回路１
３に記憶されて行くため、故障が発生した場合に
は、直ちに第７図ｃの情報をメモリ〓回路１３か
ら取出して同一サンプリングタイムで記憶させた
他の電圧、電流、速度、及び各演算データ、故障
信号と合せて総合的に判断することにより迅速で
かつ正確な故障検出を行うことができる。なお本
発明の実施例では界磁用サイリスタのゲートパル
ス回路には特に触れなかつたが、このゲートパル
スの故障検出手段についても同様の考え方が適用
可能なることと今更多言を要しない。
従つて、本発明によればマイクロコンピユータ
等を採用したサイリスタ装置の故障検出に装置内
部の要部の各部データを検出することと併せてゲ
ートパルスの有・無及びその位相情報をリトリガ
ブル単安定マルチバイブレータ回路を適用したパ
ルス検出回路を介してデータの記憶を可能とした
ので、サイリスタ装置の故障発生時のトラブルシ
ユートが簡単となり装置の不作動停止時間を大幅
に短縮でき、かつ装置が安価に構成できるなど実
用的効果が極めて大である。
等を採用したサイリスタ装置の故障検出に装置内
部の要部の各部データを検出することと併せてゲ
ートパルスの有・無及びその位相情報をリトリガ
ブル単安定マルチバイブレータ回路を適用したパ
ルス検出回路を介してデータの記憶を可能とした
ので、サイリスタ装置の故障発生時のトラブルシ
ユートが簡単となり装置の不作動停止時間を大幅
に短縮でき、かつ装置が安価に構成できるなど実
用的効果が極めて大である。
第１図は従来のアナログ式のサイリスタ装置の
ブロツク回路図、第２図は現在実用化されている
サイリスタ装置のブロツク回路図、第３図は３相
ブリツジ用ゲートパルス列の出力信号例を示す
図、第４図はゲートパルス列とサンプリング期間
の例を示す図、第５図はサイリスタの出力電圧波
形及び電流波形とサンプリング期間の関係を示す
図、第６図は本発明の一実施例によるサイリスタ
装置のブロツク回路図、第７図はゲートパルス出
力波形及びその波形整形後の出力波形及び記憶デ
ータ情報とサンプリング期間との関係を示す図で
ある。 １……ブリツジ回路、１２……CPU、１３…
…メモリ回路、１４……電機子用ゲート回路、１
５……界磁用ゲート回路、１６……Ａ／Ｄコンバ
ータ、２０……パルス検出回路、２１……インタ
ーフエイス回路。なお、図中、同一符号は同一又
は相当部分を示す。
ブロツク回路図、第２図は現在実用化されている
サイリスタ装置のブロツク回路図、第３図は３相
ブリツジ用ゲートパルス列の出力信号例を示す
図、第４図はゲートパルス列とサンプリング期間
の例を示す図、第５図はサイリスタの出力電圧波
形及び電流波形とサンプリング期間の関係を示す
図、第６図は本発明の一実施例によるサイリスタ
装置のブロツク回路図、第７図はゲートパルス出
力波形及びその波形整形後の出力波形及び記憶デ
ータ情報とサンプリング期間との関係を示す図で
ある。 １……ブリツジ回路、１２……CPU、１３…
…メモリ回路、１４……電機子用ゲート回路、１
５……界磁用ゲート回路、１６……Ａ／Ｄコンバ
ータ、２０……パルス検出回路、２１……インタ
ーフエイス回路。なお、図中、同一符号は同一又
は相当部分を示す。
Claims (1)
- １ 回路要部の電圧、電流、パルス幅等のデータ
を検出し必要に応じてＡ／Ｄ変換してダイレクト
デジタルコントロール回路部に取込んでブリツジ
回路のゲートを制御すると共に、メモリ回路に記
憶して前記データを装置の故障検出に用いるよう
にした故障検出機能付サイリスタ装置において、
前記ブリツジ回路に与えるゲートパルス列の各パ
ルスの立上り信号でトリガし、ゲートパルス幅と
パルス列の各パルス間のオフタイムとの和の時間
を１パルスとした広幅パルスに変換するパルス検
出回路と、このパルス検出回路の出力信号をデー
タバスに取込むインターフエース回路と、このイ
ンターフエース回路によつて取込まれた入力信号
を所定のサンプリング期間に前記メモリ回路に転
送するタイミング回路を設けたCPUと、前記装
置の故障発生時に前記メモリ回路に取込んだデー
タを取出し故障検出の判断に用いることを特徴と
する故障検出機能付サイリスタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19540081A JPS5899265A (ja) | 1981-12-03 | 1981-12-03 | 故障検出機能付サイリスタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19540081A JPS5899265A (ja) | 1981-12-03 | 1981-12-03 | 故障検出機能付サイリスタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5899265A JPS5899265A (ja) | 1983-06-13 |
| JPS6337579B2 true JPS6337579B2 (ja) | 1988-07-26 |
Family
ID=16340490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19540081A Granted JPS5899265A (ja) | 1981-12-03 | 1981-12-03 | 故障検出機能付サイリスタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5899265A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101854055B (zh) * | 2010-05-11 | 2012-10-10 | 唐山松下产业机器有限公司 | 基于单片机控制的晶闸管故障检测系统及方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439563A (en) * | 1977-09-05 | 1979-03-27 | Hitachi Ltd | Protective device for thyristor converter |
-
1981
- 1981-12-03 JP JP19540081A patent/JPS5899265A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439563A (en) * | 1977-09-05 | 1979-03-27 | Hitachi Ltd | Protective device for thyristor converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5899265A (ja) | 1983-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6337579B2 (ja) | ||
| JPS6337580B2 (ja) | ||
| JPH0789399B2 (ja) | エンコーダ伝送路異常検出回路 | |
| JPS59103277U (ja) | 自動突入電流測定器 | |
| JP3011965B2 (ja) | パルス幅変調回路の故障診断装置 | |
| JP2001286148A (ja) | 多相整流回路の制御方法および制御装置ならびに多相整流回路を制御するためのプログラムを記録したコンピュータ読取可能な記録媒体 | |
| JPH073472Y2 (ja) | ビデオテープレコーダ | |
| JPS63155076U (ja) | ||
| JP3135251B2 (ja) | ブラシレスモータの駆動方法 | |
| JPH0650782Y2 (ja) | 停電検出回路 | |
| JPS5939837Y2 (ja) | ゲ−ト信号停止装置 | |
| JPS58127103U (ja) | 変圧運転ユニツトにおけるタ−ビン制御装置 | |
| JPS6146197A (ja) | インバ−タの瞬停再起動回路 | |
| JPS59114794U (ja) | 電圧形インバ−タの事故検出回路 | |
| JPH0397680U (ja) | ||
| JPS6251074B2 (ja) | ||
| JPS5947295U (ja) | サ−ボアンプの保護回路 | |
| JPS594043U (ja) | 出力装置 | |
| JPS623384B2 (ja) | ||
| JPH0334311B2 (ja) | ||
| JPS58175430U (ja) | 振動監視装置 | |
| JPS6082301U (ja) | プロセス出力装置 | |
| JPS5856595U (ja) | Ｇｔｏインバ−タ制御回路 | |
| JPS60116544U (ja) | プロセス入出力装置 | |
| JPH044342U (ja) |