JPS6337580B2 - - Google Patents
Info
- Publication number
- JPS6337580B2 JPS6337580B2 JP19617081A JP19617081A JPS6337580B2 JP S6337580 B2 JPS6337580 B2 JP S6337580B2 JP 19617081 A JP19617081 A JP 19617081A JP 19617081 A JP19617081 A JP 19617081A JP S6337580 B2 JPS6337580 B2 JP S6337580B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- data
- gate
- failure detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 19
- 238000005070 sampling Methods 0.000 claims description 11
- 230000006870 function Effects 0.000 claims description 6
- 230000008676 import Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
本発明はサイリスタ装置を運転する場合に装置
を構成する回路各部の動作中の電圧、あるいは電
気信号、特にゲートパルスの出力状況を記憶し装
置故障時にその取込んだデータを取出し回路故障
の検出手段として適用する故障検出機能付サイリ
スタ装置に関するものである。
を構成する回路各部の動作中の電圧、あるいは電
気信号、特にゲートパルスの出力状況を記憶し装
置故障時にその取込んだデータを取出し回路故障
の検出手段として適用する故障検出機能付サイリ
スタ装置に関するものである。
従来からこの種のサイリスタ制御回路として第
１図に示す様なモータの速度制御を行うアナログ
式のサイリスタ装置がある。しかし、この方式の
場合はサイリスタ装置を構成する各回路要素のな
かで、特にサイリスタ素子、ゲート回路、アンプ
部等が故障した場合には制御的に再現性に乏しい
ことが多いため、データレコーダ等を各アンプの
出力やフイードバツク信号、パルス信号出力ライ
ンなどに接続して、そのまま運転を続行し、故障
が発生した際に前記各ラインに接続した記録デー
タを再現し故障発生前の記録データと再生データ
との比較照合を行うことによつて故障の検出を行
う等の故障検出手段がしばしばとられていた。し
かし、近時、マイクロコンピユータを適用したデ
ータ処理技術の発達に伴い、第２図に図示の如く
DDC（ダイレクト、デイジタル、コントロール）
システムが実用化される状況にある。すなわち、
このDDCシステムの特徴はデータ記録の容易さ
にあり、常に回路各部の信号データやフイードバ
ツクデータを内部のメモリ回路に記憶させてお
き、故障時に前記装置の操作を停止させ、メモ
リ・データを取出して故障の検出を行うようにし
たもので、このような操作をDDC化の有力な利
点として生かしたシステムである。すなわち、第
２図は現在実用化されているマイクロコンピユー
タ、または、マイクロCPU使用のサイリスタ装
置の例において、１はサイリスタ素子で構成され
たブリツジ回路で、このブリツジ回路１に供給さ
れる交流電源をゲート制御することによつて直流
電源に変換し、負荷の直流電動機２の速度制御を
行うものである。２′はその直流電動機２の界磁
巻線で、界磁サイリスタ３によつて界磁電流の制
御が行われる。また、４は前記直流電動機２に与
えられる直流電圧を検出する直流電圧検出回路、
５及び６は夫々電機子電流、及び界磁電流を検出
するCT、５′及び６′は同じく電機子、及び界磁
の電流検出装置、７は直流電動機２の回転数を検
出するパルスジエネレータ（以下PGという）で
ある。次に、１１はDDC回路部で、セントラ
ル・プロセツサ・ユニツト（以下CPUという）
１２、メモリ回路（ROMまたはRAM）１３、
前記ブリツジ回路１が導通期間中パルス列を発生
する電機子用、及び界磁用ゲート回路１４，１
５、電機子電流及び界磁電流検出装置５′，６′の
出力信号をＡ／Ｄ変換するＡ／Ｄコンバータ１
６、また直流電動機２の回転数を検出するPG７
の出力信号を受信する速度検出器１７、DDC回
路部１１を外部からの指令によつて制御するため
の信号インターフエース回路１８、DDC回路部
１１内の夫々の動作機能を有機的に信号結合する
データバス１９等から構成されている。
１図に示す様なモータの速度制御を行うアナログ
式のサイリスタ装置がある。しかし、この方式の
場合はサイリスタ装置を構成する各回路要素のな
かで、特にサイリスタ素子、ゲート回路、アンプ
部等が故障した場合には制御的に再現性に乏しい
ことが多いため、データレコーダ等を各アンプの
出力やフイードバツク信号、パルス信号出力ライ
ンなどに接続して、そのまま運転を続行し、故障
が発生した際に前記各ラインに接続した記録デー
タを再現し故障発生前の記録データと再生データ
との比較照合を行うことによつて故障の検出を行
う等の故障検出手段がしばしばとられていた。し
かし、近時、マイクロコンピユータを適用したデ
ータ処理技術の発達に伴い、第２図に図示の如く
DDC（ダイレクト、デイジタル、コントロール）
システムが実用化される状況にある。すなわち、
このDDCシステムの特徴はデータ記録の容易さ
にあり、常に回路各部の信号データやフイードバ
ツクデータを内部のメモリ回路に記憶させてお
き、故障時に前記装置の操作を停止させ、メモ
リ・データを取出して故障の検出を行うようにし
たもので、このような操作をDDC化の有力な利
点として生かしたシステムである。すなわち、第
２図は現在実用化されているマイクロコンピユー
タ、または、マイクロCPU使用のサイリスタ装
置の例において、１はサイリスタ素子で構成され
たブリツジ回路で、このブリツジ回路１に供給さ
れる交流電源をゲート制御することによつて直流
電源に変換し、負荷の直流電動機２の速度制御を
行うものである。２′はその直流電動機２の界磁
巻線で、界磁サイリスタ３によつて界磁電流の制
御が行われる。また、４は前記直流電動機２に与
えられる直流電圧を検出する直流電圧検出回路、
５及び６は夫々電機子電流、及び界磁電流を検出
するCT、５′及び６′は同じく電機子、及び界磁
の電流検出装置、７は直流電動機２の回転数を検
出するパルスジエネレータ（以下PGという）で
ある。次に、１１はDDC回路部で、セントラ
ル・プロセツサ・ユニツト（以下CPUという）
１２、メモリ回路（ROMまたはRAM）１３、
前記ブリツジ回路１が導通期間中パルス列を発生
する電機子用、及び界磁用ゲート回路１４，１
５、電機子電流及び界磁電流検出装置５′，６′の
出力信号をＡ／Ｄ変換するＡ／Ｄコンバータ１
６、また直流電動機２の回転数を検出するPG７
の出力信号を受信する速度検出器１７、DDC回
路部１１を外部からの指令によつて制御するため
の信号インターフエース回路１８、DDC回路部
１１内の夫々の動作機能を有機的に信号結合する
データバス１９等から構成されている。
このような構成からなる従来のサイリスタ装置
において、装置各部の動作時のデータ、すなわち
直流電源電圧、電機子電流、回転数、界磁電流、
サイリスタ装置の運転状況等を記憶させる場合、
最も困難となるのがゲートパルス有無のデータで
ある。理由は第６図に図示した如くゲートパルス
幅とそのパルス列を抽出するサンプリング期間と
の関係でCPU部１２に経済上の理由で１チツプ
マイコン、または１チツプCPUを採用した場合、
どうしても処理時間が遅いために充分な故障診断
解析データとして取込むことが出来ないというこ
と、更に、サイリスタの出力電圧や出力電流波形
は第４図のａ及びｂに図示の如くサイリスタ特有
のリツプル波形であるためこれらの波形データを
忠実に記憶するためには成るべく多くのサンプリ
ングデータを取込み平均化する必要がある。これ
ら２つの条件から第４図に示したサンプリングタ
イムτsが与えられるが、第３図に示すように従来
はゲートパルス列の１つのパルス幅τp1は前記サ
ンプリングタイムτsに比較してτp1＜τsの関係にあ
つたためゲートパルス有・無の情報確認が不正確
となりサイリスタ装置の故障検出確度が低下する
という欠点があつた。
において、装置各部の動作時のデータ、すなわち
直流電源電圧、電機子電流、回転数、界磁電流、
サイリスタ装置の運転状況等を記憶させる場合、
最も困難となるのがゲートパルス有無のデータで
ある。理由は第６図に図示した如くゲートパルス
幅とそのパルス列を抽出するサンプリング期間と
の関係でCPU部１２に経済上の理由で１チツプ
マイコン、または１チツプCPUを採用した場合、
どうしても処理時間が遅いために充分な故障診断
解析データとして取込むことが出来ないというこ
と、更に、サイリスタの出力電圧や出力電流波形
は第４図のａ及びｂに図示の如くサイリスタ特有
のリツプル波形であるためこれらの波形データを
忠実に記憶するためには成るべく多くのサンプリ
ングデータを取込み平均化する必要がある。これ
ら２つの条件から第４図に示したサンプリングタ
イムτsが与えられるが、第３図に示すように従来
はゲートパルス列の１つのパルス幅τp1は前記サ
ンプリングタイムτsに比較してτp1＜τsの関係にあ
つたためゲートパルス有・無の情報確認が不正確
となりサイリスタ装置の故障検出確度が低下する
という欠点があつた。
従つて、本発明は上記の欠点を除去するために
なされたもので、ゲートパルス出力のサンプリン
グ精度を向上させるために簡単な補助回路を付加
することによりゲートパルス・データの有・無を
適確にとらえ記憶することができる故障検出機能
付サイリスタ装置を提供することを目的とする。
なされたもので、ゲートパルス出力のサンプリン
グ精度を向上させるために簡単な補助回路を付加
することによりゲートパルス・データの有・無を
適確にとらえ記憶することができる故障検出機能
付サイリスタ装置を提供することを目的とする。
以下、本発明の一実施例を図について説明す
る。第１図ないし第４図と同一の部分は同一の符
号をもつて図示した第５図において、２０は上記
電機子用ゲート回路１４から発生される出力パル
ス列の各パルスを検出し、そのパルスの立上り信
号でトリガされるリトリガブル単安定マルチバイ
ブレータからなるパルス検出回路で、予じめ設定
されたパルス幅をもつ信号に変換するものであ
る。２１は前記パルス検出回路２０からの信号を
データバスに接続するインターフエース回路であ
る。更に第６図のａはブリツジ回路１のゲートパ
ルス信号であり、第６図ｂは前記パルス検出回路
２０において、ゲートパルスの有・無を検出しτp
時間のパルス幅に変換した波形でサンプリング期
間τsを電気角で10度としパルス信号Ｕ…Ｙをデー
タバスD0…D5にインターフエース回路２１を介
して接続した時に検出されるデータを同図ｃに示
した。
る。第１図ないし第４図と同一の部分は同一の符
号をもつて図示した第５図において、２０は上記
電機子用ゲート回路１４から発生される出力パル
ス列の各パルスを検出し、そのパルスの立上り信
号でトリガされるリトリガブル単安定マルチバイ
ブレータからなるパルス検出回路で、予じめ設定
されたパルス幅をもつ信号に変換するものであ
る。２１は前記パルス検出回路２０からの信号を
データバスに接続するインターフエース回路であ
る。更に第６図のａはブリツジ回路１のゲートパ
ルス信号であり、第６図ｂは前記パルス検出回路
２０において、ゲートパルスの有・無を検出しτp
時間のパルス幅に変換した波形でサンプリング期
間τsを電気角で10度としパルス信号Ｕ…Ｙをデー
タバスD0…D5にインターフエース回路２１を介
して接続した時に検出されるデータを同図ｃに示
した。
この様な構成からなる本発明において、第６図
ａ…ｃに図示したようにゲートパルス発生の情報
がｃ図の如くデータバスD0…D5を介して順次記
憶されて行くため、その情報を抽出し同じサンプ
リングタイムで記憶させた他の電圧、電流、速
度、及び各演算データ、故障信号等と合せて判断
することにより、より正確でかつ迅速な故障検出
を行うことが可能となる。ここでパルス幅τpは第
６図から明らかなように少なくともサンプリング
タイムτsよりは広くなる必要があり、かつまた、
パルス幅τpの最大はパルス位相の変化に対しても
確実に検出するために前述の条件の範囲でなるべ
く小さくすることが望ましい。なお本発明実施例
では界磁サイリスタのゲートパルス回路には特に
記載していないが、これについても同様の方式が
可能である。
ａ…ｃに図示したようにゲートパルス発生の情報
がｃ図の如くデータバスD0…D5を介して順次記
憶されて行くため、その情報を抽出し同じサンプ
リングタイムで記憶させた他の電圧、電流、速
度、及び各演算データ、故障信号等と合せて判断
することにより、より正確でかつ迅速な故障検出
を行うことが可能となる。ここでパルス幅τpは第
６図から明らかなように少なくともサンプリング
タイムτsよりは広くなる必要があり、かつまた、
パルス幅τpの最大はパルス位相の変化に対しても
確実に検出するために前述の条件の範囲でなるべ
く小さくすることが望ましい。なお本発明実施例
では界磁サイリスタのゲートパルス回路には特に
記載していないが、これについても同様の方式が
可能である。
従つて、本発明によればマイクロコンピユータ
等を採用したサイリスタ装置の故障検出に装置内
部の要部の各部データを検出することと併せてゲ
ートパルスの有無及びその位相情報をリトリガブ
ル単安定マルチバイブレータ回路を適用したパル
ス検出回路を介してデータの記憶が可能としたの
で、サイリスタ装置の故障発生時のトラブルシユ
ートが簡単となり装置の不作動停止時間を大幅に
短縮でき、かつ装置が安価に構成できるなどの効
果が極めて大である。
等を採用したサイリスタ装置の故障検出に装置内
部の要部の各部データを検出することと併せてゲ
ートパルスの有無及びその位相情報をリトリガブ
ル単安定マルチバイブレータ回路を適用したパル
ス検出回路を介してデータの記憶が可能としたの
で、サイリスタ装置の故障発生時のトラブルシユ
ートが簡単となり装置の不作動停止時間を大幅に
短縮でき、かつ装置が安価に構成できるなどの効
果が極めて大である。
第１図は、従来のアナログ方式のサイリスタ装
置のブロツク回路図、第２図は現在実用化されて
いるサイリスタ装置のブロツク回路図、第３図は
３相ブリツジ用ゲートパルス列の出力信号、第４
図はサイリスタの出力電圧及び電流波形とサンプ
リング期間との関係を示す図、第５図は、本発明
の一実施例によるサイリスタ装置のブロツク回路
図、第６図はゲートパルス出力波形、及び波形整
形後のデータ記憶情報とサンプリング期間との関
係図である。 １……サイリスタ装置、１２……CPU、１３
……メモリ、１４，１５……ゲート回路、１６…
…Ａ／Ｄコンバータ、２０……ゲートパルス波形
整形回路、２１……ゲート信号−データバスイン
ターフエース回路。なお、図中、同一符号は同
一、又は相当部分を示す。
置のブロツク回路図、第２図は現在実用化されて
いるサイリスタ装置のブロツク回路図、第３図は
３相ブリツジ用ゲートパルス列の出力信号、第４
図はサイリスタの出力電圧及び電流波形とサンプ
リング期間との関係を示す図、第５図は、本発明
の一実施例によるサイリスタ装置のブロツク回路
図、第６図はゲートパルス出力波形、及び波形整
形後のデータ記憶情報とサンプリング期間との関
係図である。 １……サイリスタ装置、１２……CPU、１３
……メモリ、１４，１５……ゲート回路、１６…
…Ａ／Ｄコンバータ、２０……ゲートパルス波形
整形回路、２１……ゲート信号−データバスイン
ターフエース回路。なお、図中、同一符号は同
一、又は相当部分を示す。
Claims (1)
- １ 回路要部の電圧、電流、パルス幅等のデータ
を検出し、必要に応じてＡ／Ｄ変換してダイレク
トデジタルコントロール回路部に取込んでブリツ
ジ回路のゲートを制御すると共に、メモリ回路に
記憶して前記データを装置の故障検出に用いるよ
うにした故障検出機能付サイリスタ装置におい
て、前記ブリツジ回路に与えるゲートパルス列の
各パルスの有無を検出し、このパルスをサンプリ
ング期間より広幅のパルスに変換するパルス検出
回路と、このパルス検出回路の出力信号をデータ
バスに取込むインターフエース回路と、このイン
ターフエース回路によつて取込まれた入力信号を
所定のサンプリング期間に前記メモリ回路に転送
するタイミング回路を設けたCPUと、前記装置
の故障発生時に前記メモリ回路に取込んだデータ
を取出し故障検出の判断に用いることを特徴とす
る故障検出機能付サイリスタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19617081A JPS5895978A (ja) | 1981-12-02 | 1981-12-02 | 故障検出機能付サイリスタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19617081A JPS5895978A (ja) | 1981-12-02 | 1981-12-02 | 故障検出機能付サイリスタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5895978A JPS5895978A (ja) | 1983-06-07 |
| JPS6337580B2 true JPS6337580B2 (ja) | 1988-07-26 |
Family
ID=16353363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19617081A Granted JPS5895978A (ja) | 1981-12-02 | 1981-12-02 | 故障検出機能付サイリスタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895978A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5076686B2 (ja) * | 2007-07-03 | 2012-11-21 | 富士電機株式会社 | 電力変換装置の故障監視装置 |
-
1981
- 1981-12-02 JP JP19617081A patent/JPS5895978A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5895978A (ja) | 1983-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6337580B2 (ja) | ||
| JPS6337579B2 (ja) | ||
| JPH0694762A (ja) | 絶縁抵抗の簡易測定方法 | |
| JPS59103277U (ja) | 自動突入電流測定器 | |
| JPS63155076U (ja) | ||
| JP3089019B2 (ja) | 直流電源の突入電流測定装置 | |
| JPS6114838U (ja) | 電力変換器の故障検出装置 | |
| JPH0650782Y2 (ja) | 停電検出回路 | |
| JPS58127103U (ja) | 変圧運転ユニツトにおけるタ−ビン制御装置 | |
| JPH0397680U (ja) | ||
| JPS5831797U (ja) | 交流電動機の制御装置 | |
| JPS5899669U (ja) | 回転電機用電機子巻線の絶縁診断装置 | |
| JPS58175430U (ja) | 振動監視装置 | |
| JPS5856595U (ja) | Ｇｔｏインバ−タ制御回路 | |
| JPH07140189A (ja) | 電源特性のシミュレーション装置 | |
| JPH02136436U (ja) | ||
| JPS5895143U (ja) | 三相電源の欠相検出装置 | |
| JPS5960832U (ja) | 充電器の異常検出回路 | |
| JPS623384B2 (ja) | ||
| JPS6069503U (ja) | 電気自動車の走行制御装置 | |
| JPS5933874U (ja) | 油圧エレベ−タの異常検出装置 | |
| JPS60177686U (ja) | 電力変換装置 | |
| JPS60181193U (ja) | チヨツパ回路の転流失敗検知装置 | |
| JPS6055241U (ja) | 発電機並列運転における自動同期投入装置 | |
| JPS6051474U (ja) | 電源瞬断制御装置 |