JPS62138399U - - Google Patents
Info
- Publication number
- JPS62138399U JPS62138399U JP2242886U JP2242886U JPS62138399U JP S62138399 U JPS62138399 U JP S62138399U JP 2242886 U JP2242886 U JP 2242886U JP 2242886 U JP2242886 U JP 2242886U JP S62138399 U JPS62138399 U JP S62138399U
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- pad
- control circuit
- redundant memory
- test signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007547 defect Effects 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
図は本考案の実施例を示す回路図である。
1…メインメモリセルブロツク、2…データ線
、3…データ入出力パツド、4…データ入出力回
路、5…冗長メモリセルブロツク、6…制御回路
、7,10…パツド、8…出力バツフア、9…ト
ランスミツシヨンゲート、11…インバータ。
、3…データ入出力パツド、4…データ入出力回
路、5…冗長メモリセルブロツク、6…制御回路
、7,10…パツド、8…出力バツフア、9…ト
ランスミツシヨンゲート、11…インバータ。
Claims (1)
- 冗長メモリセルと、該冗長メモリセルのアクセ
スを行う制御回路と、メインメモリセルの欠陥を
示すアドレスを前記制御回路に固定的に書き込む
ための複数の第1のパツドと、前記メインメモリ
セルの欠陥をテストするためにテスト信号を印加
する第2のパツドとを備えた半導体メモリに於い
て、前記第2のパツドに印加されたテスト信号に
よつて制御されるゲート回路を前記複数の第1の
パツドと読み出された複数ビツトのデータ線との
間に設けると共に前記冗長メモリセルのアクセス
を禁止するために前記制御回路に前記テスト信号
を印加することにより、前記第1のパツドをデー
タ出力端子に共用することを特徴とする半導体メ
モリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986022428U JPH0743840Y2 (ja) | 1986-02-19 | 1986-02-19 | 半導体メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986022428U JPH0743840Y2 (ja) | 1986-02-19 | 1986-02-19 | 半導体メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62138399U true JPS62138399U (ja) | 1987-09-01 |
JPH0743840Y2 JPH0743840Y2 (ja) | 1995-10-09 |
Family
ID=30819800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1986022428U Expired - Lifetime JPH0743840Y2 (ja) | 1986-02-19 | 1986-02-19 | 半導体メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0743840Y2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01241094A (ja) * | 1988-03-23 | 1989-09-26 | Hitachi Ltd | 半導体メモリ装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3950875B2 (ja) | 2004-07-28 | 2007-08-01 | 株式会社シマノ | 自転車用電気配線支持構造 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6015899A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Micro Comput Eng Ltd | 記憶装置 |
JPS6080200A (ja) * | 1983-10-07 | 1985-05-08 | Fujitsu Ltd | 半導体メモリ装置 |
-
1986
- 1986-02-19 JP JP1986022428U patent/JPH0743840Y2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6015899A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Micro Comput Eng Ltd | 記憶装置 |
JPS6080200A (ja) * | 1983-10-07 | 1985-05-08 | Fujitsu Ltd | 半導体メモリ装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01241094A (ja) * | 1988-03-23 | 1989-09-26 | Hitachi Ltd | 半導体メモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0743840Y2 (ja) | 1995-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62138399U (ja) | ||
JPS62138400U (ja) | ||
JPS6339057A (ja) | 仮想記憶メモリ | |
JPS6053017U (ja) | 測定装置 | |
JPS6214536U (ja) | ||
JPS63107042U (ja) | ||
JPS6217879Y2 (ja) | ||
JPS58138146U (ja) | シリアルデ−タ入力装置 | |
JPS6339754U (ja) | ||
JPS623699U (ja) | ||
JPH02149448U (ja) | ||
JPS60164258U (ja) | デ−タ転送制御装置 | |
JPH0756860A (ja) | マルチcpuシステム | |
JPS6057850U (ja) | インタフエ−ス制御装置 | |
JPS61163400U (ja) | ||
JPS6392970U (ja) | ||
JPS60123051U (ja) | 共有メモリの制御装置 | |
JPS59134841U (ja) | 情報処理装置 | |
JPS6316335U (ja) | ||
JPS5949252U (ja) | アドレス制御装置 | |
JPS63103351A (ja) | Dma制御回路 | |
JPS617000U (ja) | メモリ内蔵型lsi | |
JPS59118049U (ja) | 制御装置 | |
JPS60166055U (ja) | 車載電子機器制御用cpu間のデ−タ転送用記憶装置 | |
JPS59122626U (ja) | 読取制御装置 |