JPS62133796A - 電子部品の搭載方法 - Google Patents
電子部品の搭載方法Info
- Publication number
- JPS62133796A JPS62133796A JP27440085A JP27440085A JPS62133796A JP S62133796 A JPS62133796 A JP S62133796A JP 27440085 A JP27440085 A JP 27440085A JP 27440085 A JP27440085 A JP 27440085A JP S62133796 A JPS62133796 A JP S62133796A
- Authority
- JP
- Japan
- Prior art keywords
- double
- circuit board
- adhesive
- sided adhesive
- adhesive tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、チップ状の電子部品を回路基板上に搭載する
方法に関する。
方法に関する。
［発明の技術的背頽とその問題点］
従来からチップ状の電子部品を回路基板上に搭載する場
合には、予めエポキシ樹脂系の接着剤を回路基板表面の
所定の位置に塗布しておき、その上に電子部品を上向き
に載せた後、接着剤を加熱硬化させる方法が採られてい
る。
合には、予めエポキシ樹脂系の接着剤を回路基板表面の
所定の位置に塗布しておき、その上に電子部品を上向き
に載せた後、接着剤を加熱硬化させる方法が採られてい
る。
しかしながらこのような方法においては、エポキシ樹脂
系の接着剤が２液性であり、各成分の配合量の調整や保
存が面倒であることばかりでなく、手作業で接着剤の塗
布を行なっているため、全搭載部位の塗布量を均一に制
御することが難しいという問題があった。
系の接着剤が２液性であり、各成分の配合量の調整や保
存が面倒であることばかりでなく、手作業で接着剤の塗
布を行なっているため、全搭載部位の塗布量を均一に制
御することが難しいという問題があった。
また接着剤が流動性を有するため、電子部品を載せた際
に接着面の外側にはみ出し、特性を低下［発明の目的］ 本発明はこれらの問題を解決するためになされたもので
、回路基板上にチップ状の電子部品を接着剤♀はみだし
を生じさせることなく、しかも常に均一な接着力が発揮
されるように搭載する方法を提供することを目的とする
。
に接着面の外側にはみ出し、特性を低下［発明の目的］ 本発明はこれらの問題を解決するためになされたもので
、回路基板上にチップ状の電子部品を接着剤♀はみだし
を生じさせることなく、しかも常に均一な接着力が発揮
されるように搭載する方法を提供することを目的とする
。
［発、明の概要］
すなわち本発明の電子部品の搭載方法は、回路基板上の
所定の位置にチップ状の電子部品を搭載するにあたり、
前記電子部品の裏面を基材テープの両面に熱硬化性合成
樹脂の接着剤層を設けてなる両面接着テープを介して前
記回路基板上に接着させた後、前記両面接着テープの接
着剤層を加熱硬化させることにより、チップ状電子部品
の搭載を確実にかつ能率的に行なうようにしたものであ
る。
所定の位置にチップ状の電子部品を搭載するにあたり、
前記電子部品の裏面を基材テープの両面に熱硬化性合成
樹脂の接着剤層を設けてなる両面接着テープを介して前
記回路基板上に接着させた後、前記両面接着テープの接
着剤層を加熱硬化させることにより、チップ状電子部品
の搭載を確実にかつ能率的に行なうようにしたものであ
る。
［発明の実施例］
以下本発明の実施例を図面に基いて説明する。
この実施例においては、第１図に示すように、表面に厚
膜抵抗回路１およびボンディングパット（図示を省略）
が形成された厚膜抵抗アレイチップ２が回路基板３上の
所定の位置に次のようにして搭載される。
膜抵抗回路１およびボンディングパット（図示を省略）
が形成された厚膜抵抗アレイチップ２が回路基板３上の
所定の位置に次のようにして搭載される。
すなわちまず、厚膜抵抗アレイチップ２の裏面（搭載面
）に、基材チー１４の両面にエポキシ樹脂のような熱硬
化性合成樹脂の接着剤層５を設けてなる両面接着テープ
６を貼着する。
）に、基材チー１４の両面にエポキシ樹脂のような熱硬
化性合成樹脂の接着剤層５を設けてなる両面接着テープ
６を貼着する。
両面接着テープ６は厚膜抵抗アレイチップ２の裏面とほ
ぼ等しい大ぎさに切断され、全面をすきまなく覆って貼
着されている。またこの両面接着テープ６の反対側の接
着剤層５上には、剥離性の保護テープ７が貼着されてい
る。
ぼ等しい大ぎさに切断され、全面をすきまなく覆って貼
着されている。またこの両面接着テープ６の反対側の接
着剤層５上には、剥離性の保護テープ７が貼着されてい
る。
次いで、第２図に示すように、保護テープ７をはがして
接着面を露出させ、この面を回路基板３上に押し当てて
接着させた後、加熱して両面接着テープ６の熱硬化性合
成樹脂からなる接着剤層５を硬化させる。
接着面を露出させ、この面を回路基板３上に押し当てて
接着させた後、加熱して両面接着テープ６の熱硬化性合
成樹脂からなる接着剤層５を硬化させる。
こうして厚膜抵抗アレイチップ２を両面接着テープ６を
介して回路基板３上に固着した後、ボンディングワイヤ
を用いて厚膜抵抗アレイチップ２上のポンディングパッ
ドと回路基板３上のボンディングワイヤとを電気的に接
続する。
介して回路基板３上に固着した後、ボンディングワイヤ
を用いて厚膜抵抗アレイチップ２上のポンディングパッ
ドと回路基板３上のボンディングワイヤとを電気的に接
続する。
この実施例の方法においては、熱硬化性の両面接着テー
プ６を介して厚膜抵抗アレイチップ２と回路基板３とを
貼着しているので、手作業で貼着作業を行なっても常に
均一な接着力となり、特性の良好な電子回路が得られる
。
プ６を介して厚膜抵抗アレイチップ２と回路基板３とを
貼着しているので、手作業で貼着作業を行なっても常に
均一な接着力となり、特性の良好な電子回路が得られる
。
なお、この実施例においては、まず厚膜抵抗アレイチッ
プ２の裏面に両面接着テープ６を貼着し、得られた接着
単位を回路基板３上に載ゼて接着剤層５を加熱硬化させ
る例について説明したが、適当な大きさに切った両面接
着テープ６を回路基板３上の所定の位置に貼着させてお
き、その上に厚膜抵抗アレイチップ２を載じて加熱硬化
させるようにしても同様な効果をあげることができる。
プ２の裏面に両面接着テープ６を貼着し、得られた接着
単位を回路基板３上に載ゼて接着剤層５を加熱硬化させ
る例について説明したが、適当な大きさに切った両面接
着テープ６を回路基板３上の所定の位置に貼着させてお
き、その上に厚膜抵抗アレイチップ２を載じて加熱硬化
させるようにしても同様な効果をあげることができる。
第３図に示す実施例においては、複数個のチップ状小型
電子部品８を回路基板３上に搭載するにあたり、まずこ
れらの電子部品８を片面が保護テープ７で保護された１
枚の長い両面接着テープ６の接着面上に長さ方向に沿っ
て互いにわずかの間隔をおいて上向きに並べて配置され
る。次いでこの両面接着テープ６を電子部品８の接着部
位の間で切り放し、各々の電子部品８の裏面にほぼ同じ
大きさの両面接着テープ６が貼着された小接着単位を形
成し、これを第１図および第２図に示した実施例と同様
にして回路基板３上に固着する。
電子部品８を回路基板３上に搭載するにあたり、まずこ
れらの電子部品８を片面が保護テープ７で保護された１
枚の長い両面接着テープ６の接着面上に長さ方向に沿っ
て互いにわずかの間隔をおいて上向きに並べて配置され
る。次いでこの両面接着テープ６を電子部品８の接着部
位の間で切り放し、各々の電子部品８の裏面にほぼ同じ
大きさの両面接着テープ６が貼着された小接着単位を形
成し、これを第１図および第２図に示した実施例と同様
にして回路基板３上に固着する。
この実施例においては、前述の実施例と同様に各々の電
子部品８が均一な接着力で接着された特性の良好な電子
回路が得られ、しかも多くの小型電子部品８を効率よく
短期間で所定の位置に搭載することができるという利点
がある。
子部品８が均一な接着力で接着された特性の良好な電子
回路が得られ、しかも多くの小型電子部品８を効率よく
短期間で所定の位置に搭載することができるという利点
がある。
［発明の効果］
以上の説明から明らかなように、本発明の方法によれば
配合や保存が面倒な接着剤を用いず、予め基材テープ上
に接着剤層が最適配合力つ最適厚さで設けられた両面接
着テープを介して回路基板上にチップ状の電子部品を搭
載するので、各電子部品が均一な接着力で接着された高
品質の電子回路を能率よく製造することができる。
配合や保存が面倒な接着剤を用いず、予め基材テープ上
に接着剤層が最適配合力つ最適厚さで設けられた両面接
着テープを介して回路基板上にチップ状の電子部品を搭
載するので、各電子部品が均一な接着力で接着された高
品質の電子回路を能率よく製造することができる。
第１図および第２図は本発明の一実施例を示す要部断面
図、第３図は本発明の他の実施例を示す要部断面図であ
る。 ２・・・・・・・・・厚膜抵抗アレイチップ３・・・・
・・・・・回路基板 ５・・・・・・・・・接着剤層
図、第３図は本発明の他の実施例を示す要部断面図であ
る。 ２・・・・・・・・・厚膜抵抗アレイチップ３・・・・
・・・・・回路基板 ５・・・・・・・・・接着剤層
Claims (1)
- （１）回路基板上の所定の位置にチップ状の電子部品を
搭載するにあたり、前記電子部品の裏面を基材テープの
両面に熱硬化性合成樹脂の接着剤層を設けてなる両面接
着テープを介して前記回路基板上に接着させた後、前記
両面接着テープの接着剤層を加熱硬化させることを特徴
とする電子部品の搭載方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27440085A JPS62133796A (ja) | 1985-12-06 | 1985-12-06 | 電子部品の搭載方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27440085A JPS62133796A (ja) | 1985-12-06 | 1985-12-06 | 電子部品の搭載方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62133796A true JPS62133796A (ja) | 1987-06-16 |
Family
ID=17541137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27440085A Pending JPS62133796A (ja) | 1985-12-06 | 1985-12-06 | 電子部品の搭載方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62133796A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03204984A (ja) * | 1989-10-12 | 1991-09-06 | Mitsubishi Electric Corp | 固体レーザ装置 |
| JPH07162140A (ja) * | 1993-12-10 | 1995-06-23 | Nec Corp | チップ部品の取付方法 |
-
1985
- 1985-12-06 JP JP27440085A patent/JPS62133796A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03204984A (ja) * | 1989-10-12 | 1991-09-06 | Mitsubishi Electric Corp | 固体レーザ装置 |
| JPH07162140A (ja) * | 1993-12-10 | 1995-06-23 | Nec Corp | チップ部品の取付方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4069587B2 (ja) | 半導体チップの実装方法 | |
| JPH06291236A (ja) | 半導体装置 | |
| JPS61194732A (ja) | 半導体ペレツトと基板の接合方法 | |
| JPS62133796A (ja) | 電子部品の搭載方法 | |
| JP3428657B2 (ja) | チップカードモジュール | |
| JPS61187393A (ja) | 電子部品接続用接合材 | |
| JPS60245291A (ja) | 半導体装置 | |
| JPH0320080B2 (ja) | ||
| JPS629728Y2 (ja) | ||
| CN116469784A (zh) | 封装结构及其制作方法 | |
| JPS6242548Y2 (ja) | ||
| JPH0546276Y2 (ja) | ||
| JPH04183767A (ja) | Ｔａｂフィルム仮固定用テープ | |
| JPS6288398A (ja) | フラツトパツケ−ジ形部品の半田付け方法 | |
| JPS6048166A (ja) | 接着剤塗布装置 | |
| JPH0770670B2 (ja) | 放熱板付き半導体装置の製造方法 | |
| JPS61187394A (ja) | 電子部品接続用接合材 | |
| JPS61287197A (ja) | 電子部品の製造方法 | |
| JPS60154590A (ja) | フレキシブル電気回路基板 | |
| JPS61207025A (ja) | 半導体ペレツトの接合方法 | |
| JPH0742154U (ja) | 圧電振動子 | |
| JPS60107891A (ja) | パッケ−ジ構造 | |
| JPH0324033B2 (ja) | ||
| JPH1140697A (ja) | 半導体装置用テープキャリア | |
| JPH067559B2 (ja) | 混成集積回路の実装方法 |