JPS62131536A - 素子分離領域の形成方法 - Google Patents

素子分離領域の形成方法

Info

Publication number
JPS62131536A
JPS62131536A JP27285385A JP27285385A JPS62131536A JP S62131536 A JPS62131536 A JP S62131536A JP 27285385 A JP27285385 A JP 27285385A JP 27285385 A JP27285385 A JP 27285385A JP S62131536 A JPS62131536 A JP S62131536A
Authority
JP
Japan
Prior art keywords
forming
layer
single crystal
element isolation
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27285385A
Other languages
English (en)
Other versions
JPH0577183B2 (ja
Inventor
Akira Yoshino
明 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27285385A priority Critical patent/JPS62131536A/ja
Publication of JPS62131536A publication Critical patent/JPS62131536A/ja
Publication of JPH0577183B2 publication Critical patent/JPH0577183B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔座業上の利用分野〕 本発明は、大規模集積回路における素子分離領域の形成
方法に関する。
〔従来の技術〕
従来の素子分離技術としてば[選択酸化法(LO−CO
S法月が広く用いらnておジ、ま*#L,い索子分離技
術としては、単結晶基板に形成したrn金何らかの方法
音用いて絶縁体で埋め込む方式のいわゆる「トレンチ分
離法」がある。
〔発明が解決しようとする一1題点〕 上述した従来0rLOCO8法」で発生する、いわゆる
バーズφビークは、こn−fでの集積回路では大きな問
題にならな;う一つ7ζが、集積度が増大するにつれて
バーズ・ビークの長ぜが重大な欠点になるため、上述し
た「トレンチ分離法」?Il−宮む各種索子分離法の開
発が多方面で行なわnている0−また、「トレンチ分離
法」に、単結晶基板の素子分離領域となる部分にフ1々
当な嘱と深ぢの4勿形成する工程と、この清音絶縁体で
埋め込む工轡全含むが、集積度が増大するにつれて、こ
の両工程共に技術的禰度が増加するため、「トレンチ分
離法」にLる素子分離領域の形成が困難になるという欠
点がある〇 また、従来の素子分離法を用いて相補型MO8半積回路
(0MO8)紫構bkシた場合に形成ざ扛る’ilEバ
イポーラトランジスタの寸法が、集積度の増加に伴なっ
て縮小するためサイリスク−動作による[ラッチ・アッ
グ現象」が生じやすくなり、集積B」路の信頼性を低下
させてしまう、という欠点がある。
本発明の目的は、上記の工うな問題点金解決しようとす
るものである。
〔問題点を解決するための手段〕
本発明の素子分離領域の形成方法は、単結晶シリコン基
鈑に埋め込み絶縁体層全形成する工程と。
埋め込み絶縁体層上の単結晶シリコン層上に熱酸化膜を
形成する工程と、この熱酸化膜の上に窒化膜層を形成す
る工程と、この窒化膜の上にリンガラスr−全形成する
工程と、所望のパメーニングを行う工程と、単結晶シリ
コン層に埋め込み絶縁体層表面まfcはその近傍に達す
る閑さの溝を形成する工程と、この隣側壁の所望の厚さ
の熱酸化膜全形成する工程と、この溝を溝i!O壁の熱
酸化膜金銭し埋め込み絶縁体層下部の*g晶シリコンが
露出する深さまでエツチングする工程と、この歳出した
単結晶シリコン紫檀として選択エビメキシャル成長を行
う工程と金行している。
本発明では、トランジスタ等を形成する活性領域と回等
の広さの開口面積?有する溝を形成し、そのm 111
11面金熱酸化する事に工って素子分離領域全形成し、
さらに選択エピタキシャル成長によって、溝を単結晶シ
リコンで埋め込むため、従来技術では困難である様な狭
い素子分離領域を実規できる。
また5本発明では素子分離領域で分離さfLfc活性領
域の一部は、熱酸化膜と埋め込み絶縁体で囲まnている
ため、この活性領域を使って0MO8を横波した場合に
は寄生バイポーラトランジスタ間が完全に分離さn、ラ
ッチ・アップ現象全完全に抑制する事ができる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図(a)〜(h)は本発明の一実施例の縦断面図で
ある〇 単結晶シリコ/基板1に、酸素イオン注入金用いて厚さ
02〜0.3μm程度の埋め込み酸化膜層2會形成した
後、厚さ03〜10μm程展の単結晶シリコン層3を形
成する(第1図(a) ) oこnに↓す、埋め込+絶
縁体層をMする単結晶基板が出来る。次に、単結晶シリ
コン層30衣面に厚さ500A程度の熱酸化膜4全形成
し、その上に厚さ1500A程度の窒化膜5、厚さ30
00A程度のリンガラス(PSG)層6を形成する(同
図(b))。
フォト・レジスH−用いて所望のパターニング全行なっ
た後1反応性イオンエツチングにニジ、PSG層6.窒
化膜N5、熱酸化膜4及び単結晶シリコン層3をエツチ
ングする(同図(C) ) O上記工程1[て露出した
単結晶シリコン層側壁7を熱酸化する事に工り、厚さ0
.3〜1μm程度の素子分離領域8(酸化膜)全形成す
る(同図(山)。
次に、反応性イオンエツチングにより、埋め込め酸化膜
1m 2 kエツチングして、単結晶シリコン基板1の
表面9會露出させる。同時にPSG層6に、はとんど除
去される(同図(e))。
上記エツチング後に残ったPSG6及び窒化膜5全湿式
エツチングにより除去する(同図げ))。
第1図(e)に示す工程で露出した。単結晶シリコン基
板1の表面9全棟として1選択エピタキシャル成長を行
ない、上記第1図(d)に示す工程で形成した素子分離
領域8を単結晶シリコンで埋め込む(同図(g) ) 
oそして、表面の熱酸化膜4“を湿式エツチングにニジ
除去する(同図(h) ) 0以上の工程に工り、素子
分離領域形成工程が終了する。
なお、上記「埋め込みfP2縁体層金層をる単結晶シリ
コン基板」は、レーザー照射、電子+−)fれ射。
ランプアニールなどによる「再結晶法」や「窒素イオン
注入」に工って作す、Vする事がでさる0〔発明の効果
〕 以上説明したように本発明では、トランジスタ等を形成
する活性領域と同等の広さの開口面積を有する清音形成
し、その溝側面を熱融化する事に工って素子分離領域を
形成し、さらに選択エピタキシャル成長によって、ts
k単結晶シリコンで埋め幼ひため、従来技術でrJ困難
でめる様な狭い素子分離゛頭載を実現できる。
また、本発明でぼ素子分離領域で分I4Wさ扛た活性領
域の片方は、熱酸化膜と埋め込み絶縁体層で囲まnてい
るため、0MO3を構成した場曾には、寄生バイポーラ
トランジスタ間が完全に分離さ11、ラッ千〇アップ視
象を完全に抑制する吊ができる。
4、 図面の1ノ、j中、な説明 第1図(a)〜th)は、本発明の一実施例の縦断面白
である。
1・・・・・・単結晶シリコン基杓、2・・・・・・埋
め込み酸化Mrc4. 3・・・・・・単結晶シリコン
薄1μ、4・・・・・・熱酸化#、5・・・・・・窒化
膜、6・・・・・・リンガラス(P S G )層、7
・・・・・・単結晶シリコンノWI側壁、8・・・・・
・素子分離領域、9・・・・・・単結晶シリコン基板の
表面。
代理人 弁理士  内  原    晋、′−$ / 
圓 f;l  図

Claims (3)

    【特許請求の範囲】
  1. (1)単結晶シリコン基板に埋め込み絶縁体層を形成す
    る工程と、前記埋め込み絶縁体層上の単結晶シリコン層
    上に熱酸化膜を形成する工程と、前記熱酸化膜の上に窒
    化膜層を形成する工程と、前記窒化膜層の上にリンガラ
    ス(PSG)層を形成する工程と、所望のパターニング
    を行なう工程と、前記単結晶シリコン層に埋め込み絶縁
    体層表面またはその近傍に達する深さの溝を形成する工
    程と、前記溝側壁に所望の厚さの熱酸化膜を形成する工
    程と、前記溝を前記溝側壁の前記熱酸化膜を残し前記埋
    め込み絶縁体層下部の単結晶シリコンが露出する深さま
    でエッチングする工程と、前記露出した単結晶シリコン
    を種として選択エピタキシャル成長を行なう工程とを有
    する事を特徴とする素子分離領域の形成方法。
  2. (2)前記埋め込み絶縁体層を形成する工程が酸素イオ
    ン圧入あるいは窒素イオン注入を含む工程である事を特
    徴とする特許請求の範囲第1項記載の素子分離領域の形
    成方法。
  3. (3)前記埋め込み絶縁体層を形成する工程がレーザー
    照射あるいは電子線照射などによる再結晶法を含む工程
    である事を特徴とする特許請求の範囲第1項記載の素子
    分離領域の形成方法。
JP27285385A 1985-12-03 1985-12-03 素子分離領域の形成方法 Granted JPS62131536A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27285385A JPS62131536A (ja) 1985-12-03 1985-12-03 素子分離領域の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27285385A JPS62131536A (ja) 1985-12-03 1985-12-03 素子分離領域の形成方法

Publications (2)

Publication Number Publication Date
JPS62131536A true JPS62131536A (ja) 1987-06-13
JPH0577183B2 JPH0577183B2 (ja) 1993-10-26

Family

ID=17519682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27285385A Granted JPS62131536A (ja) 1985-12-03 1985-12-03 素子分離領域の形成方法

Country Status (1)

Country Link
JP (1) JPS62131536A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2790210A3 (en) 2002-06-19 2014-12-31 Murata Machinery, Ltd. Automated material handling system

Also Published As

Publication number Publication date
JPH0577183B2 (ja) 1993-10-26

Similar Documents

Publication Publication Date Title
EP0004298B1 (en) Method of fabricating isolation of and contact to burried layers of semiconductor structures
US4546538A (en) Method of manufacturing semiconductor integrated circuit devices having dielectric isolation regions
US4377421A (en) Method of making a stacked emitter in a bipolar transistor by selective laser irradiation
JPH05152429A (ja) 半導体装置の製造方法
US5387537A (en) Process for manufacturing isolated semiconductor components in a semiconductor wafer
US5192706A (en) Method for semiconductor isolation
KR100353174B1 (ko) 절연체 상 실리콘 기판 제조 방법
JPH02277253A (ja) 半導体装置の製造方法
JPS62131536A (ja) 素子分離領域の形成方法
JPS61256739A (ja) 半導体装置の製造方法
JPS6136381B2 (ja)
JPS58200554A (ja) 半導体装置の製造方法
JPH01286436A (ja) 半導体装置の製造方法
JPS60121737A (ja) 半導体装置の素子分離方法
JPS63313834A (ja) 半導体集積回路
JP2762447B2 (ja) 半導体装置の製造方法
JPS5957450A (ja) 半導体装置の素子分離方法
JP2786259B2 (ja) 半導体素子の製造方法
JPH0661343A (ja) 半導体装置の製造方法
IE54372B1 (en) Semiconductor device having conductor lines connecting the elements
JPH034514A (ja) ウエハの製造方法
JPH05243536A (ja) Soi構造の製造方法
JPS60189235A (ja) 半導体装置の製造方法
JPS595645A (ja) 半導体装置の製造方法
JPH04256336A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees