JPS62131288A - 文字表示装置 - Google Patents
文字表示装置Info
- Publication number
- JPS62131288A JPS62131288A JP60271436A JP27143685A JPS62131288A JP S62131288 A JPS62131288 A JP S62131288A JP 60271436 A JP60271436 A JP 60271436A JP 27143685 A JP27143685 A JP 27143685A JP S62131288 A JPS62131288 A JP S62131288A
- Authority
- JP
- Japan
- Prior art keywords
- display
- line
- memory
- address
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ワードプロセッサ、パーソナルコンピュータ
(以下、パソコンと称す)などに係り、特に、文字を画
面上に表示するために用いられる文字表示装置に関する
ものである。
(以下、パソコンと称す)などに係り、特に、文字を画
面上に表示するために用いられる文字表示装置に関する
ものである。
一般に、パソコンに用いられる半導体メモリにはダイナ
ミック形メモリと呼ばれるタイプが使用される。これは
安価で部品面構が小さくなる利点があるためであるが、
反面、情報の読み出し動作を定期的に行ない情報の更新
(以下、す7ンクシユと亦す)?:行なわなくてはfW
報が失なわれてしまうという欠点がある。
ミック形メモリと呼ばれるタイプが使用される。これは
安価で部品面構が小さくなる利点があるためであるが、
反面、情報の読み出し動作を定期的に行ない情報の更新
(以下、す7ンクシユと亦す)?:行なわなくてはfW
報が失なわれてしまうという欠点がある。
又、パソコンのメモリはその用途から中央演算処理装置
(以下、CPUと称す)用の消@iを記憶するメモリ(
以下、システムメモリと称す)と、帽々の表示情報を記
憶するメモリ(以下、表示メモリと称す)の2つに大別
することができる。これらのうち、システムメモリのり
7レツシエは、別個に専用りフレッシュ回路を設けて行
ない、表示メモリのリフレッシュは表示のだめの表示・
清報読み出しによって行なうのが一般的である。これは
次に示す理由による。
(以下、CPUと称す)用の消@iを記憶するメモリ(
以下、システムメモリと称す)と、帽々の表示情報を記
憶するメモリ(以下、表示メモリと称す)の2つに大別
することができる。これらのうち、システムメモリのり
7レツシエは、別個に専用りフレッシュ回路を設けて行
ない、表示メモリのリフレッシュは表示のだめの表示・
清報読み出しによって行なうのが一般的である。これは
次に示す理由による。
現在、表示手段として広く一役に用いられて。
いるC1七T(陰極線管)や、近年、フラットバ。
ネルディスプレイとして脚光を浴びている液晶5表示板
(以下LCL)と称す)は、それ自身で表゛示情報乞記
憶することが出来ない。このため、゛1/601/60
に表示2操り返し、目の残像を。
(以下LCL)と称す)は、それ自身で表゛示情報乞記
憶することが出来ない。このため、゛1/601/60
に表示2操り返し、目の残像を。
利用して連続表示をしているように見せている。・この
I未に表示情報の読み出しを、操り返すため、10リフ
レツシユを同時に行なうことがOT能である。・表示読
み出しによってリフレッシュを行なう・のは、例えば米
国アップル化のパソコンApple −■にその例が見
られる(米、Qua 1 i ty Sof twar
e 。
I未に表示情報の読み出しを、操り返すため、10リフ
レツシユを同時に行なうことがOT能である。・表示読
み出しによってリフレッシュを行なう・のは、例えば米
国アップル化のパソコンApple −■にその例が見
られる(米、Qua 1 i ty Sof twar
e 。
社Understanding the Apple
IIを参照のこと)。15しかし、最近の日本語表示町
距なパソコンな。
IIを参照のこと)。15しかし、最近の日本語表示町
距なパソコンな。
どでは、表示情報の仇み出しにおいて表示メモ。
りのリフレッシュが出来ないケースも見られる。
ようになり、メモリI77レツシネ方法が問題と。
なって来た。
以下、この従来の欠截を図を用いて説明する。
3・2図は表示すべき文字の文字パターン(以下、フォ
ントと称す)を示した模式図である。
ントと称す)を示した模式図である。
従来、横8ドツ)ff8ラインが一役的であったが、漢
字表示に対応するために416ラインが用いられるよう
になって来た。
字表示に対応するために416ラインが用いられるよう
になって来た。
しかし、このフォントはIAIという文字に対して一定
のものであるから、表示メモリにI A Iのフォント
そのもの2記1.依する必要はなく、もつとf青報清の
少なくて【斉む文字コードを用いるのが一役的である。
のものであるから、表示メモリにI A Iのフォント
そのもの2記1.依する必要はなく、もつとf青報清の
少なくて【斉む文字コードを用いるのが一役的である。
この文字コードは好適8ビットでよ(、ナ2図の7オン
トに較べて1/16で断む(1ドツト−1ビツトである
)。
トに較べて1/16で断む(1ドツト−1ビツトである
)。
そしてフォントそのものはフォントメモリに記憶してお
けばよい。
けばよい。
ナ3図は表示メモリと表示手段との関連?説明するだめ
の説明図である。表示手段の表示内容と、表示メモリの
記憶内容は1対1に対応しており、表示内容’&f更す
る場合には表示メモリの内gを変更すればよい。矛3図
の表示画面の1つの枠が1文字領域を示しており、枠内
の数字が表示メモリアドレス(以下、表示アドレスと称
す)である。即ち、現在のパソコンで度々、用いられる
偵320ドツト、If2ooff8ラインードのときに
、ヤ2図に示した膚8ドツト、樅16ラインの文字?表
示すると、横40γ、R112行となり、表示アドレス
は0〜479となる。
の説明図である。表示手段の表示内容と、表示メモリの
記憶内容は1対1に対応しており、表示内容’&f更す
る場合には表示メモリの内gを変更すればよい。矛3図
の表示画面の1つの枠が1文字領域を示しており、枠内
の数字が表示メモリアドレス(以下、表示アドレスと称
す)である。即ち、現在のパソコンで度々、用いられる
偵320ドツト、If2ooff8ラインードのときに
、ヤ2図に示した膚8ドツト、樅16ラインの文字?表
示すると、横40γ、R112行となり、表示アドレス
は0〜479となる。
一般に、C1(、T、LCI)等の表示手段は一度に一
画面を表示することは出来ないので、文字を1ラインず
つに分割して表示する。このため、表示アドレス以外に
、文字のどのラインχ表示するかを示すラインアドレス
が必要となる。
画面を表示することは出来ないので、文字を1ラインず
つに分割して表示する。このため、表示アドレス以外に
、文字のどのラインχ表示するかを示すラインアドレス
が必要となる。
f4図は、以上説明した様な表示を行なうための文字表
示装置の従来例を示すブロック図である。
示装置の従来例を示すブロック図である。
矛4図において、1は表示アドレス、ラインアドレスを
出力し、表示乞制偶する表示1IilI例装置(以下、
LCI)Cと称す)、2は表示アドレス、3はラインア
ドレス、4は表示メモリ、5は表示メモリ4から出力さ
れる文字コード、6はフォントメモリで、文字コード5
とラインアドレス3を入力とし、表示文字の表示するラ
インのフォント暑出力する。7はフォント情報、8はフ
ォント情報を表示手段に表示するために変換する変m装
謹、9は7遺袈瀘の出力で表示信号、10はLCDC1
の出力で表示手段11乞制御する種々の制@信号である
。
出力し、表示乞制偶する表示1IilI例装置(以下、
LCI)Cと称す)、2は表示アドレス、3はラインア
ドレス、4は表示メモリ、5は表示メモリ4から出力さ
れる文字コード、6はフォントメモリで、文字コード5
とラインアドレス3を入力とし、表示文字の表示するラ
インのフォント暑出力する。7はフォント情報、8はフ
ォント情報を表示手段に表示するために変換する変m装
謹、9は7遺袈瀘の出力で表示信号、10はLCDC1
の出力で表示手段11乞制御する種々の制@信号である
。
この臂成に於いて、LCDCIから出力される表示アド
レス2によって表示メモリ4から文字コード5が出力さ
れる。同時に1.CI)C1からラインアドレス6も出
力され、どの文字のどのラインのパターン′?:表示す
るかが決まり、フォントメモリ6よりフォント情報7が
読み出されf換装置8において表示信号7に変換され表
示手段11に表示される。
レス2によって表示メモリ4から文字コード5が出力さ
れる。同時に1.CI)C1からラインアドレス6も出
力され、どの文字のどのラインのパターン′?:表示す
るかが決まり、フォントメモリ6よりフォント情報7が
読み出されf換装置8において表示信号7に変換され表
示手段11に表示される。
L、CDに代表される表示手段11は、横1ラインずつ
、縦に表示していく線1戦次走査であるが、−ライン分
の表示情報’(r−ff示メモリ4から読み出して表示
手段11[表示することは、メモリの利用効率等の点か
ら非実用的である。そこで、1文字の1ライン分の表示
情報なI+@次表示手段11に送り、表示手段11に1
行の1ライン分の情報が揃ったところで表示するのが一
役的である。
、縦に表示していく線1戦次走査であるが、−ライン分
の表示情報’(r−ff示メモリ4から読み出して表示
手段11[表示することは、メモリの利用効率等の点か
ら非実用的である。そこで、1文字の1ライン分の表示
情報なI+@次表示手段11に送り、表示手段11に1
行の1ライン分の情報が揃ったところで表示するのが一
役的である。
以下、表示手段11はLCDであるものとして説明して
いく。
いく。
才5図は、tFJ図の表示手段11の構成を示すブロッ
ク図である。
ク図である。
才5図において、12は制御信号10を入力とし、液晶
を駆動する94718号13を発生するライントライバ
、14は表示信号9を−ライン分だ(わえ、同じく製品
を駆動するデータ信号15として出力するデータドライ
バ、・16は液晶板である。
を駆動する94718号13を発生するライントライバ
、14は表示信号9を−ライン分だ(わえ、同じく製品
を駆動するデータ信号15として出力するデータドライ
バ、・16は液晶板である。
前述したようにLCDは線順次走査であるので、ライン
トライバ12はライン信号13で表示ラインを1本ずつ
順に選択していき、父、それに合わせてデータドライバ
14からはデータ信号15が出力される。そして、それ
により、液晶板16には處択された表示ライン上に表示
データが表示される。このとき、データドライバ14に
入力される表示信号9は1文字単位で送られて(るので
、データドライバ14は1ライン分の表示信号9が揃う
まで待ってから出力し、その出力を次の一ライン分が揃
うまで保持しつづける。
トライバ12はライン信号13で表示ラインを1本ずつ
順に選択していき、父、それに合わせてデータドライバ
14からはデータ信号15が出力される。そして、それ
により、液晶板16には處択された表示ライン上に表示
データが表示される。このとき、データドライバ14に
入力される表示信号9は1文字単位で送られて(るので
、データドライバ14は1ライン分の表示信号9が揃う
まで待ってから出力し、その出力を次の一ライン分が揃
うまで保持しつづける。
そして、データドライバ14が次の一ラインデータを出
力すると同時にライントライバ12はライン信号13の
出力ラインを変え表示を行なう。
力すると同時にライントライバ12はライン信号13の
出力ラインを変え表示を行なう。
オ6図は才5図のライン信号13と液晶板16に割り付
けた前述の表示アドレス2.ラインアドレス3の関係を
更に詳細に示す図であり、従来例における表示+11f
i序を説明するだめの説明図である。
けた前述の表示アドレス2.ラインアドレス3の関係を
更に詳細に示す図であり、従来例における表示+11f
i序を説明するだめの説明図である。
この図において、ライン信号15−1.15−2・・・
15−18・・・は? 5 ’図のライン1g号13ヲ
構戊しているものとする。ライントライバ12はライン
信号を13−1から頑に、13−2.15−3と出力し
て、表示ラインを次々に選択し、表示してい(。
15−18・・・は? 5 ’図のライン1g号13ヲ
構戊しているものとする。ライントライバ12はライン
信号を13−1から頑に、13−2.15−3と出力し
て、表示ラインを次々に選択し、表示してい(。
このとき、1面の表示アドレス2をAd、ラインアドレ
ス3YAtとすると、データドライバ14へ送られる表
示信号9のアドレス(Ad、A、lりは、(0,0)→
(1,0)→(2,0)→・・・→(59,0)→(0
,1)→(1,1)→・・・→(39,1)→・・・の
順になる。
ス3YAtとすると、データドライバ14へ送られる表
示信号9のアドレス(Ad、A、lりは、(0,0)→
(1,0)→(2,0)→・・・→(59,0)→(0
,1)→(1,1)→・・・→(39,1)→・・・の
順になる。
即ち、この従来例では、1行を表示する間、ラインアド
レスAlは0〜15変化するが、表示アドレスAdの方
は同じアドレス、例えば才1行目の場合0〜59が繰り
返されることになる。
レスAlは0〜15変化するが、表示アドレスAdの方
は同じアドレス、例えば才1行目の場合0〜59が繰り
返されることになる。
ところで、現在一般的となっている256KhL差のダ
イナミックRAMは、4ミリ秒間に256アドVスの読
み出し7行なえば、リフレッシユが行なえるようになっ
ている。
イナミックRAMは、4ミリ秒間に256アドVスの読
み出し7行なえば、リフレッシユが行なえるようになっ
ている。
また一方、表示手段では、前述した通り1/60秒程度
毎に表示を、操り返しており、一画面表示するのに1/
60′秒、すなわち16.7 ミリ秒必要とするので、
縦200ラインの場合には、−ラインの走fを行なうの
に86マイクロ秒必要とする。
毎に表示を、操り返しており、一画面表示するのに1/
60′秒、すなわち16.7 ミリ秒必要とするので、
縦200ラインの場合には、−ラインの走fを行なうの
に86マイクロ秒必要とする。
さてそこで、上述した従来例において、表示メモリ4か
ら240アドレス分読み出しを行う場合について考えて
みる。表示手段11における1行分というのは才3図に
示した様に表示アドレスの40アドレス分であるため、
240アドレス&−表示手段11にSける6行分のアド
レスに相当する。また、前述した通りこの従来例では、
1行表示するのに、1行分のアドレス(即ち、40アド
レス分)ヲ16ライン分繰り返し読み出すようになって
いる。従って、240アドレス分読み出すには、 (83マイクロ秒×16ライン)X6行−8,0ミリ秒 必要となる。同様にして256アドレス分読み出しを行
なうには、7行分の時間が必要なので、9.3ミリ秒必
要となる。これは、上述のリフレッシュ条件、256ア
ドレス74ミリ秒を満たさず、即ち、この場合リフレッ
シユが出来ないことになる。
ら240アドレス分読み出しを行う場合について考えて
みる。表示手段11における1行分というのは才3図に
示した様に表示アドレスの40アドレス分であるため、
240アドレス&−表示手段11にSける6行分のアド
レスに相当する。また、前述した通りこの従来例では、
1行表示するのに、1行分のアドレス(即ち、40アド
レス分)ヲ16ライン分繰り返し読み出すようになって
いる。従って、240アドレス分読み出すには、 (83マイクロ秒×16ライン)X6行−8,0ミリ秒 必要となる。同様にして256アドレス分読み出しを行
なうには、7行分の時間が必要なので、9.3ミリ秒必
要となる。これは、上述のリフレッシュ条件、256ア
ドレス74ミリ秒を満たさず、即ち、この場合リフレッ
シユが出来ないことになる。
本発明の目的は、従来技術の上記問題点を解決し、表示
画素数が増大し、表示メモリ容量が増加した場合でも、
表示メモリのリフレッシュが打止な文字表示装置を提供
することにある。
画素数が増大し、表示メモリ容量が増加した場合でも、
表示メモリのリフレッシュが打止な文字表示装置を提供
することにある。
本発明では、上記目的を達成するために、表示手段にお
いて表示するライン順序を変え、表示メモリを構成する
DRAMのりフレッシュ規定時間内に所定数のアドレス
が読み出されるようにするものである。
いて表示するライン順序を変え、表示メモリを構成する
DRAMのりフレッシュ規定時間内に所定数のアドレス
が読み出されるようにするものである。
以下、本発明の一実施例をオ11図、オフ図を用いて説
明する。
明する。
オフ図は本発明の一実施例を示すブロック図である。図
中の2〜10は従来例の矛4図と同じである。17は矛
4図のLCDClと同じ機能を待つが、表示アドレス2
.ラインアドレス3の出力順序が異なるLCDCである
。1日は本実施例において用いられる表示手段である。
中の2〜10は従来例の矛4図と同じである。17は矛
4図のLCDClと同じ機能を待つが、表示アドレス2
.ラインアドレス3の出力順序が異なるLCDCである
。1日は本実施例において用いられる表示手段である。
才4図に示した従来例では、LCDC1からの表示アド
レス2は1行表示する間、即ち、ラインアドレス3が0
〜15変化する間は同じアドレス、例えば0〜59jg
:繰り返し出力していた。
レス2は1行表示する間、即ち、ラインアドレス3が0
〜15変化する間は同じアドレス、例えば0〜59jg
:繰り返し出力していた。
これに対し、本実施例におけるLCDC+7は、表示ア
ドレス2が牙3図に示した0〜479変化する間は同じ
ラインアドレス5を出力する。
ドレス2が牙3図に示した0〜479変化する間は同じ
ラインアドレス5を出力する。
このような構成において、本実施例は、LCDC17か
らの表示アドレスによって文字コード5が読み出され、
表示される過程は従来例と同じであるが、表示順序が異
なる。
らの表示アドレスによって文字コード5が読み出され、
表示される過程は従来例と同じであるが、表示順序が異
なる。
才1図は本発明の一実施例における表示順序?説明する
ための説明図である。士11図において、10.12.
13.16は卆6図と同じものである。
ための説明図である。士11図において、10.12.
13.16は卆6図と同じものである。
矛6図と異なるのはライン1号15の信号、腺と液晶板
16との接続が違う点である。
16との接続が違う点である。
では、本実施例における表示について説明をする。
ナ7図において、まずLCDCl7は矛1行のオ1ライ
ン目を表示するように制御信号10を出力するので、ラ
イントライバ12はヤ1図に示すライン信号13−1乞
出力する。同時に、LCDC17は表示アドレス2とし
て0〜59ヲ、ラインアドレス3として0をそれぞれ出
力するので、従来例と同様に (Ad、At) −(o、 o )−C59,0)が
表示される。
ン目を表示するように制御信号10を出力するので、ラ
イントライバ12はヤ1図に示すライン信号13−1乞
出力する。同時に、LCDC17は表示アドレス2とし
て0〜59ヲ、ラインアドレス3として0をそれぞれ出
力するので、従来例と同様に (Ad、At) −(o、 o )−C59,0)が
表示される。
次に、LCDC17は、ライントライバ12に対しライ
ン信号13−2を出力するように、制御信号10を出力
し、同時に表示アドレス2として40〜79’Q出力す
る。しかし、ラインアドレス5は0のままである。そし
て、才1図に示すようにライン信号13−2によって卆
2行目才1ラインが選択され、 (Ad、Az) −(40,0)−(79,0)が表
示される。
ン信号13−2を出力するように、制御信号10を出力
し、同時に表示アドレス2として40〜79’Q出力す
る。しかし、ラインアドレス5は0のままである。そし
て、才1図に示すようにライン信号13−2によって卆
2行目才1ラインが選択され、 (Ad、Az) −(40,0)−(79,0)が表
示される。
その後、この過程を(り返し、
(Ad、 A4)フ(8o、 o )・・・(479,
O)を表示すると、 (Ad、Az) −(0,+ )・・・(479,1
)(Ad、At)= (0,2)・・・(479,2)
という具合に表示してい(。
O)を表示すると、 (Ad、Az) −(0,+ )・・・(479,1
)(Ad、At)= (0,2)・・・(479,2)
という具合に表示してい(。
このとき、表示アドレス2の変化に注目すれば
0 ・・・ 59.40 ・・・ 79.80 ・
・・となり、アドレス変化が連続である。従来例と同様
に表示アドレス2が256アドレス変化するの廻要する
時間を計算すれば、 (83マイクロ秒×1ライン)×7行=058ミリ炒と
なり、充分にリフレッシュ出来ることが分かる。
・・となり、アドレス変化が連続である。従来例と同様
に表示アドレス2が256アドレス変化するの廻要する
時間を計算すれば、 (83マイクロ秒×1ライン)×7行=058ミリ炒と
なり、充分にリフレッシュ出来ることが分かる。
又、上述の実施例では1行のライン数が16の場合につ
いて述べたが、1行24ライン、32ラインの場合でも
、同様に、ライン1言号13の信号線と液晶板16との
成絖を考慮し、それに対応した表示アドレス2.ライン
アドレス3を出力すればよい。
いて述べたが、1行24ライン、32ラインの場合でも
、同様に、ライン1言号13の信号線と液晶板16との
成絖を考慮し、それに対応した表示アドレス2.ライン
アドレス3を出力すればよい。
〔発明の効果〕
以上述べたように、本発明によれば、表示手段に於ける
ライン信号の信号線の接硯墳序を変え、それに応じて、
表示rblJ御手段における表示アドレス、ラインアド
レスのそれぞれの出力111j序を変えることにより、
表示メモリを構成するD I(、A Mのリフレッシュ
が十分に行なえるようになる。
ライン信号の信号線の接硯墳序を変え、それに応じて、
表示rblJ御手段における表示アドレス、ラインアド
レスのそれぞれの出力111j序を変えることにより、
表示メモリを構成するD I(、A Mのリフレッシュ
が十分に行なえるようになる。
才1図は本発明の一実施例における表示順序を説明する
ための説明図、才2図は表示すべき文字の文字パターン
を示した模式図、才5図は表示メモリと表示手段との関
連を説明するための説明図、矛4図は文字表示装置の従
来例を示すブロック図、矛5図は才4図の表示手段の構
成を示すブロック図、オ6図は従来例における表示順序
を説明するだめの説明図、オフ図は本発明の一実施例を
示すブロック図、である。 符号説明 2・・・表示アドレス、3・・・ラインアドレス、4・
・・表示メモリ、5・・・文字コード、6・−フォント
メモリ、9・・・表示信号、10・・・制御信号、12
・・・ライントライバ、15・・・ライン信号、16・
・・液晶板、17・・・LCDC,18・・・表示手段
。
ための説明図、才2図は表示すべき文字の文字パターン
を示した模式図、才5図は表示メモリと表示手段との関
連を説明するための説明図、矛4図は文字表示装置の従
来例を示すブロック図、矛5図は才4図の表示手段の構
成を示すブロック図、オ6図は従来例における表示順序
を説明するだめの説明図、オフ図は本発明の一実施例を
示すブロック図、である。 符号説明 2・・・表示アドレス、3・・・ラインアドレス、4・
・・表示メモリ、5・・・文字コード、6・−フォント
メモリ、9・・・表示信号、10・・・制御信号、12
・・・ライントライバ、15・・・ライン信号、16・
・・液晶板、17・・・LCDC,18・・・表示手段
。
Claims (1)
- 1)種々の文字情報を表示するための表示手段と、前記
表示手段に表示する文字情報を記憶するダイナミック型
表示メモリと、前記表示メモリに記憶された情報をもと
に文字パターンを発生するパターンメモリと、表示メモ
リに供給する表示アドレス信号とパターンメモリに供給
するラインアドレス信号を発生する表示制御手段と、を
有する文字表示装置において、前記表示手段における表
示ラインを指示するライン信号の信号線の接続順序を変
え、それに応じて前記表示制御手段における表示アドレ
スの出力順序及びラインアドレスの出力順序を各々変え
ることにより、前記文字情報を少なくとも1ライン以上
の飛越走査によって表示することを特徴とする文字表示
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60271436A JPS62131288A (ja) | 1985-12-04 | 1985-12-04 | 文字表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60271436A JPS62131288A (ja) | 1985-12-04 | 1985-12-04 | 文字表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62131288A true JPS62131288A (ja) | 1987-06-13 |
Family
ID=17499997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60271436A Pending JPS62131288A (ja) | 1985-12-04 | 1985-12-04 | 文字表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62131288A (ja) |
-
1985
- 1985-12-04 JP JP60271436A patent/JPS62131288A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3253481B2 (ja) | メモリインターフェイス回路 | |
KR920000355B1 (ko) | 디스플레이 패널 구동장치 | |
EP0492840B1 (en) | Videographics display system | |
US5945974A (en) | Display controller with integrated half frame buffer and systems and methods using the same | |
US4876663A (en) | Display interface system using buffered VDRAMs and plural shift registers for data rate control between data source and display | |
US4201983A (en) | Addressing circuitry for a vertical scan dot matrix display apparatus | |
US4937565A (en) | Character generator-based graphics apparatus | |
US4737780A (en) | Display control circuit for reading display data from a video RAM constituted by a dynamic RAM, thereby refreshing memory cells of the video RAM | |
JPS59159196A (ja) | グラフイツク・デイスプレイ・システム | |
JP2000122030A (ja) | マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置 | |
JPS62131288A (ja) | 文字表示装置 | |
US5767831A (en) | Dot-matrix display for screen having multiple portions | |
JP2599359B2 (ja) | 表示制御装置 | |
JP3694622B2 (ja) | 画像表示データの生成方法 | |
JP2642350B2 (ja) | 表示制御装置 | |
JPS6057075B2 (ja) | デイスプレ−装置 | |
JPS6024586A (ja) | 表示デ−タの処理回路 | |
JPS63210993A (ja) | Lcd制御方式 | |
JPH0570831B2 (ja) | ||
JPS58187987A (ja) | 文字図形表示装置 | |
JPH01149687A (ja) | マトリクス型表示装置 | |
JPH07193679A (ja) | 複数ライン同時駆動液晶表示装置 | |
JPH08329230A (ja) | 表示制御装置および表示制御方法 | |
JPS60119597A (ja) | 表示制御システム | |
JPH08286886A (ja) | グラフィックス回路 |