JPS6212583B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は記録媒体とピツクアツプとの相対的な
運動で記録媒体よりデイジタル情報信号を検出復
調し、そのデイジタル情報信号をアナログ情報信
号に変換して情報再生を行なう情報再生装置に関
し、その目的とするところはジツタの除去を目的
として設けられている時間軸補正回路より誤差信
号を検出して記録媒体駆動用のモータにフイード
バツクすることにより構造簡単な速度制御装置を
提供するものである。

一般に、オーデイオ信号をデイジタル信号の形
で記録したPCMオーデイオデイスクを再生する
再生装置のターンテーブルの速度制御の手段とし
ては、従来のレコードプレーヤないしはビデオデ
イスクプレーヤのターンテーブルの速度制御の手
段がそのまま適用可能であつて、たとえばターン
テーブル駆動用モータと同軸に周波数発電機
（FG）を設け、このFGの発生する周波数と基準
発振器の周波数を比較してサーボをかけるPLL方
式のターンテーブル等が応用可能である。しかし
ながら、ターンテーブル制御回路の大部分がアナ
ログ回路で構成されるために回路のLSI化になじ
まず、高密度化の障害となり、また一定線速度回
転（CLV）でターンテーブルを回転させること
がむずかしいため、デイスクの小形化，長時間化
の障害となつていた。

本発明の速度制御装置は上記の点に鑑み、大部
分をデイジタル回路で構成可能で、しかも在来の
時間軸補正回路を流用することで回路の増加分が
少く、高密度化に適しており、しかも一定線速度
回転にもそのままの形で適用可能な速度制御装置
を提供するものである。

以下、本発明について図面を参照しながら説明
する。

第１図は本発明の速度制御装置を適用した
PCMオーデイオデイスク再生装置の一例を示す
略構成図である。デイスク１に記録された情報は
例えばレーザ光を応用したピツクアツプ２で検出
されて高周波信号となり、波形整形回路３で整形
されて復調器４に加えられる。復調器４ではデイ
スク記録時にたとえばMFMで変調されている信
号をNRZに復調し、さらに直列（シリアル）デー
タを並列（パラレル）データに変換するととも
に、入力信号よりPLL等の手段によつてクロツク
信号を抽出する。復調器４の出力であるNRZ並列
データは時間軸補正回路５に入り、入力信号に含
まれるジツタ（時間軸のゆらぎ）を除去された
後、誤り訂正回路６によつてドロツプアウト等に
よる符号の誤りを訂正され、デイジタル・アナロ
グ変換器７によつてアナログ信号に戻され、ロー
パスフイルタ８を通した後、オーデイオ出力信号
９となる。ここで、速度制御装置は、時間軸補正
回路から速度誤差信号をデイジタル的に抽出し、
これをターンテーブル１の駆動用モータ１０にフ
イードバツクすることによつてサーボ制御を行う
ものである。

第２図は本発明の要部をなす誤差信号抽出回路
の構成を示すブロツク図であつて、復調器４によ
つて抽出された抽出クロツク１１をカウントする
書込アドレスカウンタ１２によつて設定されるア
ドレスと、復調器４から出力されるNRZ並列デー
タ信号１３とがそれぞれメモリ１４に書込アドレ
スおよびデータとして加えられる。メモリ１４の
内容は基準発振器２１からの基準クロツク１５を
カウントする読出アドレスカウンタ１６によつて
設定されるアドレスの内容を読出し、これが並列
データ出力１７となつて、結果的に入力データ信
号に含まれるジツタ成分が除去されて次段の誤り
訂正回路６に送られる。入力データ１３がジツタ
を全く含まない場合には書込アドレスと読出アド
レスの間隔は一定であるが、ジツタを含む場合に
は入力データ１３の時間軸の進み、遅れにともな
つて、書込アドレスと読出アドレスの差が増減す
る。書込アドレスと読出アドレスの差は引算器１
８によつてデイジタル的に演算され、デイジタ
ル・アナログ変換器１９によつてアナログ誤差信
号２０を得る。そして、このアナログ誤差信号２
０をターンテーブル駆動モータ１０にフオードバ
ツクすることにより、閉ループ位相制御（PLL）
によるターンテーブル制御が完結する。

制御ループの特性（直線性）を補償するために
は、デイジタル・アナログ変換器１９の直線性を
適宜補正して全体の特性を合わせることができ
る。

また最も簡単には書込アドレスと読出アドレス
の差を規準値と比較し、大きいか小さいかによつ
てモータをオンオフ制御するような簡単な方法も
可能である。

尚、上記の実施例では光学式無接触ピツクアツ
プを応用したPCMデイジタルオーデイオデイス
クへの応用例を示したが、接触式ピツクアツプを
応用する場合はもちろん、デイジタルテープレコ
ーダ等の他の方式にも適用可能なものであり、他
にデイスクの場合には一定相対線速度方式に対応
できるものである。

以上のように本発明の速度制御装置は、デイジ
タル構成の時間軸補正回路を構成する書込み用お
よび読出し用のカウンタからの各アドレスの差を
検出し、この差信号をデイジタル・アナログ変換
して得られるアナログ信号に応じて記録媒体を駆
動するためのモータの回転速度を制御するように
構成したので、サーボ系の大部分をデイジタル回
路で構成でき、回路の密度向上を高めることがで
きるなど、その工業上の価値は大なるものがあ
る。

【図面の簡単な説明】

第１図は本発明を適用したPCMデイジタルオ
ーデイオデイスク再生装置の一構成例を示すブロ
ツク図、第２図は同装置における誤差信号抽出回
路の構成例を示すブロツク図である。 １…デイスク、２…ピツクアツプ、３…波形整
形回路、４…復調回路、５…時間軸補正回路、６
…誤り訂正回路、７…デイジタル・アナログ変換
器、８…ローパスフイルタ、９…オーデイオ出
力、１０…ターンテーブル駆動モータ、１１…抽
出クロツク、１２…書込アドレスカウンタ、１３
…並列データ入力、１４…メモリ、１５…基準ク
ロツク、１６…読出アドレスカウンタ、１７…パ
ラレル出力データ、１８…引算器、１９…デイジ
タルアナログ変換器、２０…アナログ誤差信号。

Claims (1)

【特許請求の範囲】
1. １ 記録媒体とピツクアツプとの相対運動により
   記録媒体より検出復調したデイジタル情報信号
   を、上記デイジタル情報信号より抽出したクロツ
   ク信号に同期して書込アドレスを変更しながらメ
   モリに書込み、上記デイジタル情報信号とは独立
   の基準クロツク信号に同期して読出アドレスを変
   更しながら上記メモリの内容を読出すように構成
   された時間軸補正回路を備えてなり、上記時間軸
   補正回路を構成するメモリへの上記書込アドレス
   と上記読出アドレスの差をデイジタル・アナログ
   変換して得られるアナログ信号に応じて上記記録
   媒体を駆動するためのモータの回転速度を制御す
   るようにしたことを特徴とする速度制御装置。