JPS62125438A - 仮想入出力装置 - Google Patents
仮想入出力装置Info
- Publication number
- JPS62125438A JPS62125438A JP26476185A JP26476185A JPS62125438A JP S62125438 A JPS62125438 A JP S62125438A JP 26476185 A JP26476185 A JP 26476185A JP 26476185 A JP26476185 A JP 26476185A JP S62125438 A JPS62125438 A JP S62125438A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- virtual computer
- output address
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は仮想計算機に係り、特に仮想入出力処理に好適
な仮想入出力装置に関する。
な仮想入出力装置に関する。
従来の装置は、特開昭５７−２１２６８０号公報に記載
のように仮想計算機のアドレス変換の制御プログラムに
よる代替処理はな（丁ことかできた。しかし、入出力処
理の代替処理削減については考！１．されていなかった
。
のように仮想計算機のアドレス変換の制御プログラムに
よる代替処理はな（丁ことかできた。しかし、入出力処
理の代替処理削減については考！１．されていなかった
。
本発明は、上述の点にかんがみてなされたもので、仮想
針ｘｉ上の入出力処理を仮想計算機制御プログラムの代
替処理を必要とせず実行可能とすることを目的とする。
針ｘｉ上の入出力処理を仮想計算機制御プログラムの代
替処理を必要とせず実行可能とすることを目的とする。
本発明は、仮想計算機において、前記仮想計算機上の入
出力処理の性能向上のために、前記仮想計算機を識別す
る仮想計算機指標と前記仮想計算機指標に対応する入出
力アドレス加算値を所持することにより、前記仮想計算
機上での入出力処理馨仮想計算機制御プログラムによる
代替処理を必要とすることなく前記仮想計算機上で実特
可能とならしめることを特徴とする。
出力処理の性能向上のために、前記仮想計算機を識別す
る仮想計算機指標と前記仮想計算機指標に対応する入出
力アドレス加算値を所持することにより、前記仮想計算
機上での入出力処理馨仮想計算機制御プログラムによる
代替処理を必要とすることなく前記仮想計算機上で実特
可能とならしめることを特徴とする。
才１図は本発明のブロック図である。同図において、仮
想計算機指標１１および入出力アドレス加算値１２が本
発明により新たに追加されたものである。入出力アドレ
ス加算値１２は仮想計算機指標１１に対応した！ＩＩ！
ｉＩ数分の項目乞持つ。同図では便宜上項目の個数を３
とし、それぞれＶＭＯ用、ＶＭｊ用、ＶＭ２用としてい
る。
想計算機指標１１および入出力アドレス加算値１２が本
発明により新たに追加されたものである。入出力アドレ
ス加算値１２は仮想計算機指標１１に対応した！ＩＩ！
ｉＩ数分の項目乞持つ。同図では便宜上項目の個数を３
とし、それぞれＶＭＯ用、ＶＭｊ用、ＶＭ２用としてい
る。
入出力アドレス１０は入出力処理要求の際に起動すべき
実入出力装置な識別するものである。
実入出力装置な識別するものである。
入出力アドレス変換テーブル１６は該入出力アドレス１
０に対応する項目を持ち、それぞれの項目は実入出力装
置制御テーブル１４の対応する項目を索引するために用
いられる。入出力アドレス変換テーブル１３の項目は入
出力アドレスの上昇順に連続して並んでおり、該入出力
アドレス加算値１２の項目に対応してそれぞれ分割され
ている。
０に対応する項目を持ち、それぞれの項目は実入出力装
置制御テーブル１４の対応する項目を索引するために用
いられる。入出力アドレス変換テーブル１３の項目は入
出力アドレスの上昇順に連続して並んでおり、該入出力
アドレス加算値１２の項目に対応してそれぞれ分割され
ている。
才２図は本発明の処理概要を示すフロー図である。プロ
グラムより入出力アドレスで示される実入出力装置に対
し入出力処理要求が発行されると（ステップ＋００）、
仮想計算機処理モードか否かを判定しくステップ１０１
）、仮想計算機処理モードのとき該入出力アドレスに仮
想計算機指標で示される入出力アドレス７ＪＤ′ｊｔ値
の当該項目のイ直を入出力アドレスに加算する（ステッ
プ１０２）、該加算結果が入出力アドレス変換テーブル
の該入出力アドレス加算値の項目で示される割当て領域
に越えているか７判定しくステップ＋０３）、越えてい
る場合仮想計算機制御プログラムに制御χ戻丁（ステッ
プ１０５）。越えていない場合、該７７０ｓ結果を新た
に入出力アドレスとする（ステップ１０４）。
グラムより入出力アドレスで示される実入出力装置に対
し入出力処理要求が発行されると（ステップ＋００）、
仮想計算機処理モードか否かを判定しくステップ１０１
）、仮想計算機処理モードのとき該入出力アドレスに仮
想計算機指標で示される入出力アドレス７ＪＤ′ｊｔ値
の当該項目のイ直を入出力アドレスに加算する（ステッ
プ１０２）、該加算結果が入出力アドレス変換テーブル
の該入出力アドレス加算値の項目で示される割当て領域
に越えているか７判定しくステップ＋０３）、越えてい
る場合仮想計算機制御プログラムに制御χ戻丁（ステッ
プ１０５）。越えていない場合、該７７０ｓ結果を新た
に入出力アドレスとする（ステップ１０４）。
新たな人出力アドレスにより入出力アドレス変換テーブ
ルを索引し、対応する実入出力装置制御テーブルの項目
を求め（ステップ＋０６）。
ルを索引し、対応する実入出力装置制御テーブルの項目
を求め（ステップ＋０６）。
該項目に示される実入出力装置に肘し実入出力処理を実
行する。（ステップ１０７）。
行する。（ステップ１０７）。
本発明によれば、仮想計算機より発行された入出力要求
は、仮想計算機制御プログラムの代−替処理を必要とす
ることなく実行できるため、そのオーバヘクトがなくな
り、仮断計算機の性能向上が図れる。
は、仮想計算機制御プログラムの代−替処理を必要とす
ることなく実行できるため、そのオーバヘクトがなくな
り、仮断計算機の性能向上が図れる。
矛１図は、本発明の一実施例のブロック図。
才２図は本発明の処理概要を示すフロー図である。
１０・・・入出力アドレス、
１１・・・仮想計算機指標、
１２・・・入出力アドレス加算値、
１５・・・入出力アドレス変換テーブル、１４・・・実
入出力装置制御テーブル。 菓 １ 図
入出力装置制御テーブル。 菓 １ 図
Claims (1)
- １、実計算機と仮想計算機を識別する処理モードと実入
出力装置とは無関係にアドレス付け可能な入出力処理装
置と前記実計算機上で動作する仮想計算機制御プログラ
ムより成る情報処理装置において、前記仮想計算機を識
別する仮想計算機指標と前記仮想計算機指標に対応する
入出力アドレス加算値を所持することにより、前記仮想
計算機上での入出力処理を前記仮想計算機制御プログラ
ムによる代替処理を必要とすることなく前記仮想計算機
上で実行可能とならしめることを特徴とした仮想入出力
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26476185A JPS62125438A (ja) | 1985-11-27 | 1985-11-27 | 仮想入出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26476185A JPS62125438A (ja) | 1985-11-27 | 1985-11-27 | 仮想入出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62125438A true JPS62125438A (ja) | 1987-06-06 |
Family
ID=17407818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26476185A Pending JPS62125438A (ja) | 1985-11-27 | 1985-11-27 | 仮想入出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62125438A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006018820A (ja) * | 2004-06-30 | 2006-01-19 | Microsoft Corp | 仮想マシン環境においてオペレーティングシステムを実施するためのシステムおよび方法 |
-
1985
- 1985-11-27 JP JP26476185A patent/JPS62125438A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006018820A (ja) * | 2004-06-30 | 2006-01-19 | Microsoft Corp | 仮想マシン環境においてオペレーティングシステムを実施するためのシステムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62125438A (ja) | 仮想入出力装置 | |
| Hurwitz | A study of indexer consistency | |
| JPH0368042A (ja) | ファイルアクセス方式 | |
| JPS63146130A (ja) | 知識単位管理方式 | |
| JPS62144257A (ja) | キヤツシユメモリ | |
| JPH02128246A (ja) | 分散型データベースシステムにおける制御方式 | |
| JPS63129428A (ja) | ロック管理制御装置 | |
| JPS6327740B2 (ja) | ||
| JPH03132842A (ja) | 高速オンデマンドページング方式 | |
| JPS6318777B2 (ja) | ||
| JPS61195440A (ja) | 関係デ−タベ−スシステム | |
| JPH0374740A (ja) | 計算機システムのページサイズ可変方式 | |
| JPS6273346A (ja) | アドレス変換装置 | |
| JPS63150724A (ja) | デ−タアクセス処理方式 | |
| JPH0198043A (ja) | 動的リンク制御方式 | |
| JPS61204752A (ja) | アドレス変換方式 | |
| JPS63108448A (ja) | 入出力要求制御方式 | |
| JPS61153744A (ja) | 関係デ−タベ−スシステム | |
| JPS62145441A (ja) | キ−順デ−タセツトの更新処理方式 | |
| JPH04174071A (ja) | ハッシュ処理装置 | |
| JPS62174848A (ja) | リソ−ス割付・アクセス方式 | |
| JPH01120637A (ja) | 仮想計算機システム | |
| JPS63282543A (ja) | 仮想アドレス変換方式 | |
| JPS63304340A (ja) | 情報処理システム | |
| JPS6435624A (en) | System for managing free area of disk |