JPS62124465A - アナログ入力信号線断線検出回路 - Google Patents
アナログ入力信号線断線検出回路Info
- Publication number
- JPS62124465A JPS62124465A JP60265451A JP26545185A JPS62124465A JP S62124465 A JPS62124465 A JP S62124465A JP 60265451 A JP60265451 A JP 60265451A JP 26545185 A JP26545185 A JP 26545185A JP S62124465 A JPS62124465 A JP S62124465A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- rated
- capacitor
- signal
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、マイコン等を組込んだ計測制御装置とセンサ
間のインターフェイス回路に関し、特にセンサ出力信号
がアナログ信号である場合のアナログ入力信号線断線検
出回路に関する。
間のインターフェイス回路に関し、特にセンサ出力信号
がアナログ信号である場合のアナログ入力信号線断線検
出回路に関する。
［従来の技術］
従来、この種のアナログ入力信号線断線検出回路は、第
４図に示すようにフライングキャパシタ型マルチプレク
サ１０とマルチプレクサ１０の１次側（人力信す側）に
各チャンネルごとに接続された定格オーバー信号発生回
路１４とから構成されていた。さらに定格オーバー信号
発生回路１４とマルチプレクサ１０の２次側、即ちアン
プ８（Ａ）側の電源との間は電気的絶縁がなされており
、また定格オーバー信号発生回路１４の相互の間も電気
的絶縁がなされている構成であった。
４図に示すようにフライングキャパシタ型マルチプレク
サ１０とマルチプレクサ１０の１次側（人力信す側）に
各チャンネルごとに接続された定格オーバー信号発生回
路１４とから構成されていた。さらに定格オーバー信号
発生回路１４とマルチプレクサ１０の２次側、即ちアン
プ８（Ａ）側の電源との間は電気的絶縁がなされており
、また定格オーバー信号発生回路１４の相互の間も電気
的絶縁がなされている構成であった。
従来の回路においては、定格オーバー信号発生回路１４
のコンデンサ５（ＣＸ）（ただしＸ＝１−Ｎ）に貯えら
れる電圧は、次の（１）、（２）の２通りある。
のコンデンサ５（ＣＸ）（ただしＸ＝１−Ｎ）に貯えら
れる電圧は、次の（１）、（２）の２通りある。
（１）入力信号２が断線でない場合：
入力信号源抵抗２０ （ｒｓｘ） （ただしＸ＝ｌ〜
Ｎ） 高抵抗１２ （ＲＡｘ） （ただしＸ＝ｌ 〜
Ｎ）でありコンデンサ５ （Ｃｘ ）には入力信号に対
応した電圧が貯えられる。
Ｎ） 高抵抗１２ （ＲＡｘ） （ただしＸ＝ｌ 〜
Ｎ）でありコンデンサ５ （Ｃｘ ）には入力信号に対
応した電圧が貯えられる。
（２）入力信号線２が断線の場合；
入力信ｔ３−源抵抗２０（ｒｓｘ） 高抵抗１２（Ｒ
Ａｘ）となり、コンデンサ５ （Ｃｘ ）に高抵抗１２
（ＲＡＸ）を通して定格十−へ−信け１３ （ＶＡＸ
） （ただしＸ＝１〜Ｎ）が貯えられる。入力信号断
線検出は、上記（１） （２）の結果を用いて、ＡＤ変
換値が定格オーバー信号であれば断線と判断するという
方法であった。尚第４図中、３は入力信号線接続端子、
４はスイッチ（ＳＸＯ，５ＸＩ） （ただしＸ＝１−
Ｎ）、９はＡＤ変換器への出力信号（Ｖｏｕ＋ ）であ
る。
Ａｘ）となり、コンデンサ５ （Ｃｘ ）に高抵抗１２
（ＲＡＸ）を通して定格十−へ−信け１３ （ＶＡＸ
） （ただしＸ＝１〜Ｎ）が貯えられる。入力信号断
線検出は、上記（１） （２）の結果を用いて、ＡＤ変
換値が定格オーバー信号であれば断線と判断するという
方法であった。尚第４図中、３は入力信号線接続端子、
４はスイッチ（ＳＸＯ，５ＸＩ） （ただしＸ＝１−
Ｎ）、９はＡＤ変換器への出力信号（Ｖｏｕ＋ ）であ
る。
［解決すべき問題点］
上述した従来のアナログ入力信号線断線検出回路は定格
オーバー信号発生回路１４がチャンネルことに必要であ
る為、回路及び部品点数がチャンネルに依存して増大す
るという問題点がある。
オーバー信号発生回路１４がチャンネルことに必要であ
る為、回路及び部品点数がチャンネルに依存して増大す
るという問題点がある。
さらに定格オーバー信号１３ （ＶＡＸ）は、相互に絶
縁された電源であり、かつマルチプレクサ１０の２次側
電源とも絶縁された電源でなければならないため、機器
の内部処理系の電源とは絶縁された電源を、別途に川、
こしなければならず、構成が面倒であるという問題点が
ある。
縁された電源であり、かつマルチプレクサ１０の２次側
電源とも絶縁された電源でなければならないため、機器
の内部処理系の電源とは絶縁された電源を、別途に川、
こしなければならず、構成が面倒であるという問題点が
ある。
［問題点の解決手段］
未発明は、Ｌ記問題点を解決したものであり、フライン
グキャパシタ型マルチプレクサと全チャンネルに対して
１つのＡＤ変換値定格オーバー信号発生回路とを有する
ものである。
グキャパシタ型マルチプレクサと全チャンネルに対して
１つのＡＤ変換値定格オーバー信号発生回路とを有する
ものである。
［実施例］
次に、その実施例を図面を参照して説明する。
第１図は本発明に係るアナログ入力信号線断線検出回路
の一実施例の回路図であり、第１図中、第４図と同一部
分には同一符号を付す。
の一実施例の回路図であり、第１図中、第４図と同一部
分には同一符号を付す。
第１図中、まず、入力信号１（ＶＸ）（ただしＸ＝１〜
Ｎ）はフライングキャパシタ型マルチプレクサｌＯのコ
ンデンサ５ （Ｃｘ ）に貯えられる。このコンデンサ
５ （ＣＸ ）に１貯えられた信号は、フライングキャ
パシタ型マルチプレクサ１０のＮチャンネルのうちの１
つを選択することにより、アンプ８（Ａ）を介してＡＤ
変換器への出力信号９ （Ｖｏｕ丁）となる。ここで、
チャンネルの選択はスイッチ４ （Ｓｘｏ、 Ｓｘ＋
）を動作させることにより行う。
Ｎ）はフライングキャパシタ型マルチプレクサｌＯのコ
ンデンサ５ （Ｃｘ ）に貯えられる。このコンデンサ
５ （ＣＸ ）に１貯えられた信号は、フライングキャ
パシタ型マルチプレクサ１０のＮチャンネルのうちの１
つを選択することにより、アンプ８（Ａ）を介してＡＤ
変換器への出力信号９ （Ｖｏｕ丁）となる。ここで、
チャンネルの選択はスイッチ４ （Ｓｘｏ、 Ｓｘ＋
）を動作させることにより行う。
次に、ＡＤ変換完了後、定格オーバー信号発生回路１１
のスイッチ６ （ＳＡ ）を閉じ、コンデンサ５ （Ｃ
Ｘ ）に定格オーバー信号７ （ＶＡ）を貯える。
のスイッチ６ （ＳＡ ）を閉じ、コンデンサ５ （Ｃ
Ｘ ）に定格オーバー信号７ （ＶＡ）を貯える。
続いて、コンデンサ５ （ＣＸ ）に定格十−バー信Ｆ
’７７（ＶＡ）を供給完了後、スインチロ （Ｓ八）を
開くとともに、スイッチ４ （ＳＸＯ。
’７７（ＶＡ）を供給完了後、スインチロ （Ｓ八）を
開くとともに、スイッチ４ （ＳＸＯ。
５ＸＩ）を解除し、チャンネルの選択を完了する。
この場合の定格オーバー信号供給時間１８（Ｔａ）、及
びチャンネル選択時間１９ （Ｔ５ ）は第２図のよう
になる。
びチャンネル選択時間１９ （Ｔ５ ）は第２図のよう
になる。
以上の動作をＮチャンネルに対して順次実行することに
よりＮ個の入力信号のＡＤ変換値（そのＡＤ変換時間１
７ （Ｔ３ ）を第２図に示す）がえられる。尚第２図
中、１５ （Ｔ＋ ）はＮ個の人力信号−のサンプリン
グ周期、１６（Ｔ７）はチャンネル間のサンプリング間
隔である。
よりＮ個の入力信号のＡＤ変換値（そのＡＤ変換時間１
７ （Ｔ３ ）を第２図に示す）がえられる。尚第２図
中、１５ （Ｔ＋ ）はＮ個の人力信号−のサンプリン
グ周期、１６（Ｔ７）はチャンネル間のサンプリング間
隔である。
入力信号線２が断線している場合、ＡＤ変換値は、コン
デンサ５ （Ｃｘ ）がそのチャンネルを前回選択した
時に貯えた定格オーバー信号１７ （ＶＡ）の値のまま
である為、結果として定格をオーバーした値となる。こ
の結果、人力信号線の断線が検出できる。また入力信号
線２が断線していない場合は、コンデンサ５ （ＣＸ
）には入力信号１ （ＶＸ ）が貯えられるので、ＡＤ
変換値は、定格をオーバーせず、正常な入力信号の変換
値が得られる。これらのフローチャートを第３図に示す
。
デンサ５ （Ｃｘ ）がそのチャンネルを前回選択した
時に貯えた定格オーバー信号１７ （ＶＡ）の値のまま
である為、結果として定格をオーバーした値となる。こ
の結果、人力信号線の断線が検出できる。また入力信号
線２が断線していない場合は、コンデンサ５ （ＣＸ
）には入力信号１ （ＶＸ ）が貯えられるので、ＡＤ
変換値は、定格をオーバーせず、正常な入力信号の変換
値が得られる。これらのフローチャートを第３図に示す
。
［発明の効果］
以上説明したように、未発’Ｊｌは、定格オーへ−信号
発生回路をマルチプレクサの２次側へ、全チャンネルに
対して１つ設ける構成としているため、チャンネルごと
に、定格オーバー信号発生回路を設ける必要がなくなり
、回路及び部品点数が１／Ｎになり構成を簡単化しうる
という効果がある。さらに、定格オーｙ＜−信号の電源
はマルチプレクサの２次側であるので、機器の内部処理
系の電源が使用可能であり、絶縁をとる必要がなくなり
−・層その構成を簡単化しうるという効果がある。
発生回路をマルチプレクサの２次側へ、全チャンネルに
対して１つ設ける構成としているため、チャンネルごと
に、定格オーバー信号発生回路を設ける必要がなくなり
、回路及び部品点数が１／Ｎになり構成を簡単化しうる
という効果がある。さらに、定格オーｙ＜−信号の電源
はマルチプレクサの２次側であるので、機器の内部処理
系の電源が使用可能であり、絶縁をとる必要がなくなり
−・層その構成を簡単化しうるという効果がある。
第１図は本発明に係るアナログ入力信号線断線検出回路
の一実施例の回路図、第２図は上記回路のタイミングチ
ャート図、第３図は上記回路による断線検出を示すフロ
ーチャート図、第４図は従来のアナログ入力信号線断線
検出回路の回路図である。 １：入力信号ＶＸ（Ｘ＝１〜Ｎ） ２：人力信号線 ３・入力信号線接続端子 ４ニスインチＳＸＯ，ＳＸＩ （Ｘ＝ １〜Ｎ）５：コ
ンデンサＣＸ （Ｘ＝１〜Ｎ）６：スインチＳＡ７：
定格オーバー信号ＶＡ８、アンプＡ ９：ＡＤ変換器への出力信号Ｖｏｌｔ １０：フライングキャパシタ型マルチプレクサｌに定格
オーバー信号発生回路 １２：高抵抗ＲＡＸ（Ｘ＝１〜Ｎ） １３：定格オーバー信号ＶＡＸ （Ｘ ＝ ｌ−Ｎ）１
４：定格オーバー信号発生回路 １５：Ｎ個の入力信号のサンプリング周期Ｔ。 １６：チャンネル間のサンプリング間隔Ｔ２１７：ＡＤ
変換時間Ｔ３ １８：定格オーバー信号供給時間Ｔ４ １９：チャンネル選択時間Ｔ５
の一実施例の回路図、第２図は上記回路のタイミングチ
ャート図、第３図は上記回路による断線検出を示すフロ
ーチャート図、第４図は従来のアナログ入力信号線断線
検出回路の回路図である。 １：入力信号ＶＸ（Ｘ＝１〜Ｎ） ２：人力信号線 ３・入力信号線接続端子 ４ニスインチＳＸＯ，ＳＸＩ （Ｘ＝ １〜Ｎ）５：コ
ンデンサＣＸ （Ｘ＝１〜Ｎ）６：スインチＳＡ７：
定格オーバー信号ＶＡ８、アンプＡ ９：ＡＤ変換器への出力信号Ｖｏｌｔ １０：フライングキャパシタ型マルチプレクサｌに定格
オーバー信号発生回路 １２：高抵抗ＲＡＸ（Ｘ＝１〜Ｎ） １３：定格オーバー信号ＶＡＸ （Ｘ ＝ ｌ−Ｎ）１
４：定格オーバー信号発生回路 １５：Ｎ個の入力信号のサンプリング周期Ｔ。 １６：チャンネル間のサンプリング間隔Ｔ２１７：ＡＤ
変換時間Ｔ３ １８：定格オーバー信号供給時間Ｔ４ １９：チャンネル選択時間Ｔ５
Claims (1)
- フライングキャパシタ型マルチプレクサと全チャンネル
に対して１つのＡＤ変換値定格オーバー信号発生回路と
を有するアナログ入力信号線断線検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60265451A JPS62124465A (ja) | 1985-11-26 | 1985-11-26 | アナログ入力信号線断線検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60265451A JPS62124465A (ja) | 1985-11-26 | 1985-11-26 | アナログ入力信号線断線検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62124465A true JPS62124465A (ja) | 1987-06-05 |
Family
ID=17417340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60265451A Pending JPS62124465A (ja) | 1985-11-26 | 1985-11-26 | アナログ入力信号線断線検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62124465A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108490302A (zh) * | 2017-02-07 | 2018-09-04 | 矢崎总业株式会社 | 接地故障检测器 |
-
1985
- 1985-11-26 JP JP60265451A patent/JPS62124465A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108490302A (zh) * | 2017-02-07 | 2018-09-04 | 矢崎总业株式会社 | 接地故障检测器 |
| CN108490302B (zh) * | 2017-02-07 | 2020-09-15 | 矢崎总业株式会社 | 接地故障检测器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6930474B2 (en) | Current sense apparatus and method using a combination of a simulation and a real sense for a switching mode power converter | |
| JP2661933B2 (ja) | インバータの出力トランスの１次巻線を流れる電流の直流分の測定回路 | |
| ATE272218T1 (de) | Kompensationsschaltung für die phasenverschiebung bei elektrizitätszählern zum direkten anschluss | |
| JPS62124465A (ja) | アナログ入力信号線断線検出回路 | |
| JPH0539496Y2 (ja) | ||
| JPH0798337A (ja) | 電流検出器 | |
| JPH04204068A (ja) | 開閉器試験装置 | |
| JP3495545B2 (ja) | 溶存酸素またはｐＨを測定する装置 | |
| JPH0330959Y2 (ja) | ||
| SU1742738A1 (ru) | Преобразователь электрических сигналов с гальваническим разделением входа и выхода | |
| JPH0390999A (ja) | 測定装置 | |
| JP3461258B2 (ja) | 導電率またはｐＨを測定する装置 | |
| JPS6258209B2 (ja) | ||
| JPS63129708A (ja) | アナログ入力マルチプレクサ回路 | |
| JP2703586B2 (ja) | フリッカー補償装置 | |
| JP2000030761A (ja) | 充放電試験システム | |
| JPS56115170A (en) | Controlling device of cycle for three phase | |
| JPS62135775A (ja) | 差電圧測定回路 | |
| SU1224744A1 (ru) | Устройство дл измерени и контрол сопротивлени изол ций | |
| JPS59131173A (ja) | 交流電流の有効分及び無効分の測定装置 | |
| JPS6074740A (ja) | フライングキャパシタ方式のリレ−マルチプレクサ回路 | |
| JPS647336Y2 (ja) | ||
| JPH0536232Y2 (ja) | ||
| JPH0524222Y2 (ja) | ||
| JPS6022776Y2 (ja) | 信号検出回路 |