JPS62123797A - セラミツク多層配線基板の製造方法 - Google Patents
セラミツク多層配線基板の製造方法Info
- Publication number
- JPS62123797A JPS62123797A JP26325385A JP26325385A JPS62123797A JP S62123797 A JPS62123797 A JP S62123797A JP 26325385 A JP26325385 A JP 26325385A JP 26325385 A JP26325385 A JP 26325385A JP S62123797 A JPS62123797 A JP S62123797A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- multilayer wiring
- wiring board
- printing
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims description 84
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 title description 3
- 238000007639 printing Methods 0.000 claims description 19
- 238000000605 extraction Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 7
- 238000010304 firing Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 229910010293 ceramic material Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 238000002788 crimping Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 108010010803 Gelatin Proteins 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920000159 gelatin Polymers 0.000 description 1
- 239000008273 gelatin Substances 0.000 description 1
- 235000019322 gelatine Nutrition 0.000 description 1
- 235000011852 gelatine desserts Nutrition 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、基板材料としてセラミ、りを使用したセラ
ミック多層配線基板とその製造方法に関する。さらに限
定していうと、積層されたセラミックシートの一方の側
辺に沿って、外部リードを半田付けするための引出電極
が設けられた。いわゆるシングルインラインパッケージ
タイプのセラミック多層基板とその製造方法に関する。
ミック多層配線基板とその製造方法に関する。さらに限
定していうと、積層されたセラミックシートの一方の側
辺に沿って、外部リードを半田付けするための引出電極
が設けられた。いわゆるシングルインラインパッケージ
タイプのセラミック多層基板とその製造方法に関する。
第3図〜第5図により、従来のシングルインラインパッ
ケージタイプのセラミック多層配線基板の製造方法を説
明する。
ケージタイプのセラミック多層配線基板の製造方法を説
明する。
まず、未焼結のセラミックシートla、 Ib、 Ic
−にスルーホール9.9−が穿孔され、さらに第3図で
示すように2導電ペーストを用い、所定のパターンに従
って、これらセラミックシー1−1a、 lb、 1c
−−に導体2,2−が印刷されると共に、上記スルーホ
ール9.9−に導電ペーストが充項される。また、この
とき、最外層となる一方のセラミックシート1aの表面
の一方の側辺6に沿って、幾つかの引出電極3.3−が
印刷される。
−にスルーホール9.9−が穿孔され、さらに第3図で
示すように2導電ペーストを用い、所定のパターンに従
って、これらセラミックシー1−1a、 lb、 1c
−−に導体2,2−が印刷されると共に、上記スルーホ
ール9.9−に導電ペーストが充項される。また、この
とき、最外層となる一方のセラミックシート1aの表面
の一方の側辺6に沿って、幾つかの引出電極3.3−が
印刷される。
次いで、第4図で示すように、これらセラミッシートl
a、 lb、 Ic−が積層、圧着される。さらに、こ
の積層体が1000〜1500°Cの温度で焼成される
ことにより、セラミンクシートla、 1b+1c−−
が焼結されると共に、導体2.2−や引出電極3.:3
−が焼き付けられ、セラミック多層配線基板が完成する
。
a、 lb、 Ic−が積層、圧着される。さらに、こ
の積層体が1000〜1500°Cの温度で焼成される
ことにより、セラミンクシートla、 1b+1c−−
が焼結されると共に、導体2.2−や引出電極3.:3
−が焼き付けられ、セラミック多層配線基板が完成する
。
こうしてつ(られたセラミック多層配線基板には、リー
ドフレーム5に連結された外部リード4,4−が上記引
出電極3,3−に半田付けされる。また、他方の最外層
のセラミ、クシートlcに半導体チップ等(図示せず、
以下間し)が搭載され、混成集積回路として構成される
。
ドフレーム5に連結された外部リード4,4−が上記引
出電極3,3−に半田付けされる。また、他方の最外層
のセラミ、クシートlcに半導体チップ等(図示せず、
以下間し)が搭載され、混成集積回路として構成される
。
上記セラミック多層配線基板では、外部リード4.4−
や半導体チップ等を取り付ける際の位置合わせ等の関係
から、高い精度のものが要求され3例えば、セラミック
多層配線基板の反りについては、第5図に示した寸法に
おいてρ= (H−h)/Lが0.6%以下であること
が許容し得る限度とされている。ところが従来のセラミ
ック多層配線基板では、これを越える反りが相当の頻度
で発生する。
や半導体チップ等を取り付ける際の位置合わせ等の関係
から、高い精度のものが要求され3例えば、セラミック
多層配線基板の反りについては、第5図に示した寸法に
おいてρ= (H−h)/Lが0.6%以下であること
が許容し得る限度とされている。ところが従来のセラミ
ック多層配線基板では、これを越える反りが相当の頻度
で発生する。
本件発明者らは、この反りの原因について検討したとこ
ろ、引出電極3.3・−側がつねに突になるよう反りが
発生することから、引出電極3.3−・の偏りによるも
のと考えられ、特に。
ろ、引出電極3.3・−側がつねに突になるよう反りが
発生することから、引出電極3.3−・の偏りによるも
のと考えられ、特に。
セラミックシートIa、 lb、 lc−・の圧縮密度
のアンバランスが主な原因であるとtti:定されるに
至った。
のアンバランスが主な原因であるとtti:定されるに
至った。
この点をさらに具体的に説明すると、セラミックソート
la、 lb、 lc−に印刷される導体2゜2−や引
出電極3.3−の厚さは2通常数十μm゛程度であるが
、配線パターンやボンデインゲラ一方の側辺6例の圧縮
密度が高くなり、他の側1b、】C−に分散して印刷さ
れ、一方に偏ることは設旧上殆どない。
la、 lb、 lc−に印刷される導体2゜2−や引
出電極3.3−の厚さは2通常数十μm゛程度であるが
、配線パターンやボンデインゲラ一方の側辺6例の圧縮
密度が高くなり、他の側1b、】C−に分散して印刷さ
れ、一方に偏ることは設旧上殆どない。
ところが、シングルインラインパッケージタイプのセラ
ミック多層配線基板においては1例えば1龍角の大きさ
の引出電極3.3−が、0.5m腸の間隔で最外層のセ
ラミックシート1aの一方の側辺6に偏って印刷される
。このため、この印刷面を外側にして、セラミックシー
トla、 1b+1 G−を枡形の金型の中で積層し、
平板状の押型で圧着すると、上記引出電極3.3−の厚
さ分だけ、この部分に高い圧力が加わる。この結果。
ミック多層配線基板においては1例えば1龍角の大きさ
の引出電極3.3−が、0.5m腸の間隔で最外層のセ
ラミックシート1aの一方の側辺6に偏って印刷される
。このため、この印刷面を外側にして、セラミックシー
トla、 1b+1 G−を枡形の金型の中で積層し、
平板状の押型で圧着すると、上記引出電極3.3−の厚
さ分だけ、この部分に高い圧力が加わる。この結果。
セラミック多層配線基板の一方の側辺6側の圧縮密度が
高くなり、他の側辺7例はこれに比べて粗になる。この
圧縮密度のアンバランスって、焼成時にセラミックシー
トに部分的な収縮差が生じ、これが反りとなってあられ
れる。
高くなり、他の側辺7例はこれに比べて粗になる。この
圧縮密度のアンバランスって、焼成時にセラミックシー
トに部分的な収縮差が生じ、これが反りとなってあられ
れる。
この発明は、上記のような検討結果に基づき。
従来のシングルインラインパッケージタイプのセラミ’
7り多層基板における上記の問題を解決するためになさ
れたもので9反りが発生しにくいセラミック多層配線基
板の製造方法を提供することを目的とする。
7り多層基板における上記の問題を解決するためになさ
れたもので9反りが発生しにくいセラミック多層配線基
板の製造方法を提供することを目的とする。
C問題を解決するための手段〕
第1図と第2図の符号を引用しながら、この発明の詳細
な説明すると、導電ペーストを用いて未焼結のセラミッ
クシー目1a、 11b、 l1c−に導体12.12
−・−を印刷すると共に、最外層に積層される未焼結の
セラミックシーNlaの表面の一方の側辺16に沿って
引出電極13.13〜を印刷する。これと前後して1間
セラミックシート11aの表面の上記側辺16と対向す
る他方の側辺17に沿って、上記引出電極13.13−
とはソ同じ厚みでセラミック層18を印刷する。その
後、上記未焼結のセラミックシート11a、11b、1
1c −を積層し、圧着し、さらにこれを焼成すること
によって、セラミック多層配線基板を製造する。
な説明すると、導電ペーストを用いて未焼結のセラミッ
クシー目1a、 11b、 l1c−に導体12.12
−・−を印刷すると共に、最外層に積層される未焼結の
セラミックシーNlaの表面の一方の側辺16に沿って
引出電極13.13〜を印刷する。これと前後して1間
セラミックシート11aの表面の上記側辺16と対向す
る他方の側辺17に沿って、上記引出電極13.13−
とはソ同じ厚みでセラミック層18を印刷する。その
後、上記未焼結のセラミックシート11a、11b、1
1c −を積層し、圧着し、さらにこれを焼成すること
によって、セラミック多層配線基板を製造する。
このセラミンク多層配線基板の製造方法では。
予め最外層のセラミンクシート11aの側辺17に沿っ
て、引出電極13.13・−とはゾ同じ厚さのセラミッ
ク層18が印刷され、その後未焼結のセラミックシート
11a、11b、l1c−が積層、圧着されることから
、セラミックシート11a、11b、11c −の両側
には\均一に圧力が加えられる。このため1両側辺16
.17の間に圧縮密度の差が生じない。
て、引出電極13.13・−とはゾ同じ厚さのセラミッ
ク層18が印刷され、その後未焼結のセラミックシート
11a、11b、l1c−が積層、圧着されることから
、セラミックシート11a、11b、11c −の両側
には\均一に圧力が加えられる。このため1両側辺16
.17の間に圧縮密度の差が生じない。
次に、これらの発明の実施例と、その望ましい実施態様
を、セラミック多層配線基板の一般的な製造手順に従っ
て説明する。
を、セラミック多層配線基板の一般的な製造手順に従っ
て説明する。
まず+ A ’ 2.03を主体としたセラミック粉
末をを機バインダと共に混練して、いわゆるセラミック
スラリ−を作り、これをドクターブレード法等によって
延伸し、未焼結のセラミックシートを作る。このセラミ
ックシートは、セラミック多層配線基板を構成するセラ
ミックシート11a、11b、11c −1枚分に比べ
て相当広い面積を有する。
末をを機バインダと共に混練して、いわゆるセラミック
スラリ−を作り、これをドクターブレード法等によって
延伸し、未焼結のセラミックシートを作る。このセラミ
ックシートは、セラミック多層配線基板を構成するセラ
ミックシート11a、11b、11c −1枚分に比べ
て相当広い面積を有する。
次に7所定のパターンに従って、上記セラミックシート
にスルーホール19.1’J−を穿孔し。
にスルーホール19.1’J−を穿孔し。
さらに導電ペーストを使用し、スクリーン印刷法等によ
り、上記セラミックシートの上に、4体12.12−・
や引出電極13.13−を印刷する。また、セラミック
ペーストを使用し、スクリーン印刷法等によって、最外
層のセラミックシート11aとなる部分にセラミック層
18を印刷する。
り、上記セラミックシートの上に、4体12.12−・
や引出電極13.13−を印刷する。また、セラミック
ペーストを使用し、スクリーン印刷法等によって、最外
層のセラミックシート11aとなる部分にセラミック層
18を印刷する。
これらの穿孔や印刷は、セラミックシート11a。
11b、11c −複数枚分が同時に行われる。
セラミ、り層18を印刷するセラミックペーストは、セ
ラミックシート11aとの密着性や焼成時における収縮
量の均−性等の点から、同セラミックシート11aを作
るのに用いたセラミック材料を主体とし1印刷用ペース
トとして適当な粘性に調整したものがよい。また、セラ
ミ’7り層18の印刷は、導体12.12−や引出電極
13.13−との印刷と同時に行うのが簡便である。
ラミックシート11aとの密着性や焼成時における収縮
量の均−性等の点から、同セラミックシート11aを作
るのに用いたセラミック材料を主体とし1印刷用ペース
トとして適当な粘性に調整したものがよい。また、セラ
ミ’7り層18の印刷は、導体12.12−や引出電極
13.13−との印刷と同時に行うのが簡便である。
既に述べたような作用から明らかな通り、引出型+ff
113.13− と、セラミック層18の印刷厚は。
113.13− と、セラミック層18の印刷厚は。
できるだけ近いことが望ましく、これらの厚みが大きく
異なるときは2反りを防止することができない。例えば
、セラミック層18の厚みが引出電極13.13−の厚
みを大きく越える場合、セラミック多層配線基板の反り
は、セラミック層18を設けないときの逆方向にでやす
くなる。
異なるときは2反りを防止することができない。例えば
、セラミック層18の厚みが引出電極13.13−の厚
みを大きく越える場合、セラミック多層配線基板の反り
は、セラミック層18を設けないときの逆方向にでやす
くなる。
この点から、セラミック層18の印刷厚は、引出電極1
3.13−の印刷厚の50〜150%の範囲が適当であ
り、特に80〜120%の範囲が最適である。この範囲
であれば、後述するように、セラミック多層配線基板に
殆ど反りが生じない。
3.13−の印刷厚の50〜150%の範囲が適当であ
り、特に80〜120%の範囲が最適である。この範囲
であれば、後述するように、セラミック多層配線基板に
殆ど反りが生じない。
次に、折形の金型の中で、上記セラミックシートを所定
の順次で積層し、かつ積層方向に圧力を加えて圧着する
と共に、セラミックシート11a、 11b、 11c
−−1枚分の大きさに裁断し、多層セラミック配線基
板1個ずつに分離する。
の順次で積層し、かつ積層方向に圧力を加えて圧着する
と共に、セラミックシート11a、 11b、 11c
−−1枚分の大きさに裁断し、多層セラミック配線基
板1個ずつに分離する。
次に、これら分離された。債層体を焼成炉に入れ、 1
000〜1500°Cの温度で焼成する。これによって
、セラミックシート11a、 11b、 11c −や
セラミック層18が焼結されると共に、導体16.16
や引出電極13.13−が焼き付けられ、セラミ。
000〜1500°Cの温度で焼成する。これによって
、セラミックシート11a、 11b、 11c −や
セラミック層18が焼結されると共に、導体16.16
や引出電極13.13−が焼き付けられ、セラミ。
り多層配線基板ができあがる。
なお9本件発明者らが100個のサンプルについて行っ
た実験によれば、セラミック層18の印刷厚を引出電極
13.13− の印刷厚の80〜120%の範囲とした
場合、第5図に示した寸法における比ρ= (H−h)
/Lが何れも0.4%以下であった。ただし、この場合
のサンプルは、L−55,9m、 h = 7.6m
mであり、引出電極13.13−の印刷厚は、 0.0
6mmである。また、セラミック層18の印刷厚を、引
出電極13.13−の印刷厚の50〜150%の範囲と
した場合、上記の比ρは。
た実験によれば、セラミック層18の印刷厚を引出電極
13.13− の印刷厚の80〜120%の範囲とした
場合、第5図に示した寸法における比ρ= (H−h)
/Lが何れも0.4%以下であった。ただし、この場合
のサンプルは、L−55,9m、 h = 7.6m
mであり、引出電極13.13−の印刷厚は、 0.0
6mmである。また、セラミック層18の印刷厚を、引
出電極13.13−の印刷厚の50〜150%の範囲と
した場合、上記の比ρは。
全て0.6%以下であった。
フレームリードや半導体チップ等との位置合ねせを考處
すると、許容できるρの値は、0.6%以下であること
は、既に述べた通りである。上記の実験では、セラミッ
ク層18の印刷厚を、引出電極13.13−の印刷厚の
50〜150%の範囲に設定することによって、全ての
サンプルがこの基準を満足したことになる。
すると、許容できるρの値は、0.6%以下であること
は、既に述べた通りである。上記の実験では、セラミッ
ク層18の印刷厚を、引出電極13.13−の印刷厚の
50〜150%の範囲に設定することによって、全ての
サンプルがこの基準を満足したことになる。
以上説明した通り1 この発明によれば5反りのない細
長いシングルインラインパッケージタイプのセラミック
多層配線基板が得られる効果がある。
長いシングルインラインパッケージタイプのセラミック
多層配線基板が得られる効果がある。
第1図は、これらの発明の実施例を示すセラミック多層
配線基板の分解斜視図、第2図は。 同配線基板の縦断側面図、第3図は、従来の製法で製造
されたセラミック多層配線基板の例を示す分解斜視図、
第4図は、同配線基板の紺断側面図、第5図は2反りの
状態を誇張して示した同配線基板の概念平面図である。
配線基板の分解斜視図、第2図は。 同配線基板の縦断側面図、第3図は、従来の製法で製造
されたセラミック多層配線基板の例を示す分解斜視図、
第4図は、同配線基板の紺断側面図、第5図は2反りの
状態を誇張して示した同配線基板の概念平面図である。
Claims (1)
- 【特許請求の範囲】 1、導電ペーストを用いて未焼結のセラミックシート1
1a、11b、11c・・・に導体12、12・・・を
印刷すると共に、最外層に積層される未焼結のセラミッ
クシート11aの表面の一方の側辺16に沿って引出電
極13、13・・・を印刷し、これら未焼結のセラミッ
クシート11a、11b、11c・・・を積層し、圧着
した後、焼成し、セラミック多層配線基板を製造する方
法において、最外層に積層される未焼結のセラミックシ
ート11aの表面の上記側辺16と対向する他方の側辺
17に沿って、上記引出電極13、13・・・の印刷厚
とほゞ同じ厚みでセラミック層18を印刷し、その後、
未焼結のセラミックシート11a、11b、11c・・
・を積層し、圧着することを特徴とするセラミック多層
配線基板の製造方法。 2、セラミック層18を印刷する素材が未焼結のセラミ
ックシートと同じ磁器材料を含むセラミックペーストか
らなる特許請求の範囲第1項記載のセラミック多層配線
基板。 3、セラミック層18の印刷厚が、引出電極13、13
・・・の印刷厚の80〜120%の範囲にある特許請求
の範囲第1項または第2項記載のセラミック多層配線基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26325385A JPS62123797A (ja) | 1985-11-22 | 1985-11-22 | セラミツク多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26325385A JPS62123797A (ja) | 1985-11-22 | 1985-11-22 | セラミツク多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62123797A true JPS62123797A (ja) | 1987-06-05 |
| JPH055400B2 JPH055400B2 (ja) | 1993-01-22 |
Family
ID=17386898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26325385A Granted JPS62123797A (ja) | 1985-11-22 | 1985-11-22 | セラミツク多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62123797A (ja) |
-
1985
- 1985-11-22 JP JP26325385A patent/JPS62123797A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH055400B2 (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102502977B1 (ko) | 칩형 전자부품 및 전자부품의 실장 구조체 | |
| US4458294A (en) | Compliant termination for ceramic chip capacitors | |
| US4835656A (en) | Multi-layered ceramic capacitor | |
| JP2002015939A (ja) | 積層型電子部品およびその製法 | |
| JPH09260206A (ja) | 積層コンデンサ | |
| JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
| US6875526B2 (en) | Composite devices of laminate type and processes for producing same | |
| JPS62123797A (ja) | セラミツク多層配線基板の製造方法 | |
| JP2001313230A (ja) | コンデンサアレイ | |
| JP2005268672A (ja) | 基板 | |
| JPH09260192A (ja) | 積層コンデンサ | |
| JP2946261B2 (ja) | 積層電子部品の製造方法 | |
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JP2000049037A (ja) | 積層セラミックコンデンサ | |
| JPH06164143A (ja) | 多層ハイブリッド回路の製造方法 | |
| JP2001044599A (ja) | 多数個取りセラミック配線基板の製造方法 | |
| JPS63239999A (ja) | セラミツク多層積層体の製造方法 | |
| WO2006051821A1 (ja) | セラミック多層基板およびその製造方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JPH0645758A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH0555045A (ja) | チツプインダクタおよびその製造方法 | |
| JPH0636935A (ja) | 厚膜磁性体チップ部品及びその製造方法 | |
| CN119895517A (zh) | 层叠陶瓷电容器 | |
| JPS6259479B2 (ja) | ||
| JPS5827314A (ja) | チップ状電気部品 |