JPS62122348A - デ−タ伝送方式 - Google Patents
デ−タ伝送方式Info
- Publication number
- JPS62122348A JPS62122348A JP60262033A JP26203385A JPS62122348A JP S62122348 A JPS62122348 A JP S62122348A JP 60262033 A JP60262033 A JP 60262033A JP 26203385 A JP26203385 A JP 26203385A JP S62122348 A JPS62122348 A JP S62122348A
- Authority
- JP
- Japan
- Prior art keywords
- section
- data
- command mode
- parity
- parity bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はデータ伝送方式に関し、特に情報処理システム
の汎用インタフェースバスシステムであるIEEE−4
88バスシステム(GP−IB:General Pu
rpose Interface Bus Syst
em )におけるデータ伝送方式に関する。
の汎用インタフェースバスシステムであるIEEE−4
88バスシステム(GP−IB:General Pu
rpose Interface Bus Syst
em )におけるデータ伝送方式に関する。
従来技術
従来、この種のデータ伝送のシステムは第2図に示す如
き構成となっている。図において、1はシステムコント
O−うであり、2はトーカ及びリスナとなるデバイスで
あり、これ等システムコントローラ1とデバイス2とは
GP−IBゼインフェースパスライン3にて互いに接続
されている。
き構成となっている。図において、1はシステムコント
O−うであり、2はトーカ及びリスナとなるデバイスで
あり、これ等システムコントローラ1とデバイス2とは
GP−IBゼインフェースパスライン3にて互いに接続
されている。
システムコントローラ1は主制御部11.記憶部12.
データ受信部13.データ送信部14゜GP−IBゼイ
ンタフエース15及びGP−IB制御部16からなって
いる。デバイス2も同様に、主制御部21.記憶部22
.データ受信部23゜データ送信部24.GP−IBゼ
インタフエース25及びGP−181131部26から
なッテイル。
データ受信部13.データ送信部14゜GP−IBゼイ
ンタフエース15及びGP−IB制御部16からなって
いる。デバイス2も同様に、主制御部21.記憶部22
.データ受信部23゜データ送信部24.GP−IBゼ
インタフエース25及びGP−181131部26から
なッテイル。
システムコントローラ1がデバイス2に対してトーカま
たはリスナのいずれかを決定する場合、システムコント
ローラ1からコマンドモードとしてデータ送出がなされ
る。このとき、システムコントローラ1の主制御部11
の制御により、記憶部12からIEEE−488マルチ
ラインインタフエースメツセージのデータが導出されて
、モしてGP−IBlliIJIII11部16のハン
ドシェーク動作によりデータ送信部14及びインタフェ
ース部15を介してパスライン3へ送出される。
たはリスナのいずれかを決定する場合、システムコント
ローラ1からコマンドモードとしてデータ送出がなされ
る。このとき、システムコントローラ1の主制御部11
の制御により、記憶部12からIEEE−488マルチ
ラインインタフエースメツセージのデータが導出されて
、モしてGP−IBlliIJIII11部16のハン
ドシェーク動作によりデータ送信部14及びインタフェ
ース部15を介してパスライン3へ送出される。
ここで、IEEE−488マルチラインインタフエース
メツセージのデータは7ビツト(0101〜0107)
が使用され、DIO8の1ビツトは無使用となっている
。デバイス2では、パスライン3から送られてきたコマ
ンドモード時のIEEE−488マルチラインインタフ
エースメツセージの当該7ビツトデータを、GP−IB
IIJIi1部26とシステムコントローラ1のGP−
IB制御部16とのハンドシェーク動作によってインタ
フェース部25とデータ受信部23とを介して記憶部2
2へ記憶するよう動作するものである。主制御部21で
は、その記憶部22に記憶されたデータを解読して次の
動作を実行するようになっている。
メツセージのデータは7ビツト(0101〜0107)
が使用され、DIO8の1ビツトは無使用となっている
。デバイス2では、パスライン3から送られてきたコマ
ンドモード時のIEEE−488マルチラインインタフ
エースメツセージの当該7ビツトデータを、GP−IB
IIJIi1部26とシステムコントローラ1のGP−
IB制御部16とのハンドシェーク動作によってインタ
フェース部25とデータ受信部23とを介して記憶部2
2へ記憶するよう動作するものである。主制御部21で
は、その記憶部22に記憶されたデータを解読して次の
動作を実行するようになっている。
かかる従来のIEEE−488バス(GP−1B)制御
方式では、インタフェース上のデータバスラインのノイ
ズや切断等によってデータが変化した場合、送受信デー
タを補償する手段が何等設けられていないので、データ
バスラインの異常をチェックできないという欠点がある
。
方式では、インタフェース上のデータバスラインのノイ
ズや切断等によってデータが変化した場合、送受信デー
タを補償する手段が何等設けられていないので、データ
バスラインの異常をチェックできないという欠点がある
。
1匪立亘j
そこで、本発明はかかる従来のものの欠点を除去すべく
なされたものであって、その目的とするところは、伝送
データの信頼性を向上するようにしたデータ伝送方式を
提供することにある。
なされたものであって、その目的とするところは、伝送
データの信頼性を向上するようにしたデータ伝送方式を
提供することにある。
11立璽羞
本発明によるデータ伝送方式は、情報処理システムのI
EEE−488バスシステムにおけるデータ伝送方式で
あって、システムコントロール側において、コマンドモ
ード時に送信データのパリティビットを発生する回路を
設け、トーカ及びリスナとなるデバイス側において、コ
マンドモード時に前記パリティビットのチェックをなす
回路を設け、コマンドモード時に送信データにパリティ
ビットを付加して送信するようにしたことを特徴として
いる。
EEE−488バスシステムにおけるデータ伝送方式で
あって、システムコントロール側において、コマンドモ
ード時に送信データのパリティビットを発生する回路を
設け、トーカ及びリスナとなるデバイス側において、コ
マンドモード時に前記パリティビットのチェックをなす
回路を設け、コマンドモード時に送信データにパリティ
ビットを付加して送信するようにしたことを特徴として
いる。
すなわち、IEEE−488バスシステムでは、コマン
ドモード時にはDI01〜DIO7の7ビツトを使用し
残余のD108の1ビツトについては無使用であるとい
う事実に鑑みなされたものであり、コマンドモード時の
無使用の1ビツトをパリティチェックビットとして送信
データに付加し゛ て送出し、受信側デバイスにてパ
リティチェックを行うようにしたものである。
ドモード時にはDI01〜DIO7の7ビツトを使用し
残余のD108の1ビツトについては無使用であるとい
う事実に鑑みなされたものであり、コマンドモード時の
無使用の1ビツトをパリティチェックビットとして送信
データに付加し゛ て送出し、受信側デバイスにてパ
リティチェックを行うようにしたものである。
実施例
以下、図面を用いて本発明の詳細な説明する。
第1図は本発明の実施例のブロック図であり、第2図と
同等部分は同一符号により示す。図において、システム
コントローラ1側には、GP−IB t、lJ 111
部16からの指令によりコマンドモード転送であること
を検出するコマンドモード検出部17が設けられている
。また、データ送信部14の送信データについてパリテ
ィビットを発生するパリティビット発生部18が設けら
れており、コマンドモード検出部17の検出信号に応答
して動作するようになっている。更に、パリティビット
付加部19が設けられ、パリティビット発生部18によ
り発生されたパリティビットを送信データに付加する機
能を有する。
同等部分は同一符号により示す。図において、システム
コントローラ1側には、GP−IB t、lJ 111
部16からの指令によりコマンドモード転送であること
を検出するコマンドモード検出部17が設けられている
。また、データ送信部14の送信データについてパリテ
ィビットを発生するパリティビット発生部18が設けら
れており、コマンドモード検出部17の検出信号に応答
して動作するようになっている。更に、パリティビット
付加部19が設けられ、パリティビット発生部18によ
り発生されたパリティビットを送信データに付加する機
能を有する。
デバイス2側においても同様に、コマンドモード検出部
27.パリティチェック部28及びパリティエラー発生
部29が設けられており、夫々コマンドモード検出機能
、パリティチェック機能及びパリティチェック結果のパ
リティエラー発生機能を有するものである。他の構成に
ついては、第2図のそれと同等であり、説明は省略する
。
27.パリティチェック部28及びパリティエラー発生
部29が設けられており、夫々コマンドモード検出機能
、パリティチェック機能及びパリティチェック結果のパ
リティエラー発生機能を有するものである。他の構成に
ついては、第2図のそれと同等であり、説明は省略する
。
従来技術の項にて説明した如く、システムコントローラ
1が相手側デバイス2に対してトーカやリスナの指定を
なす場合、IEEE−488マルチラインインタフエー
スメツセージのデータがコマンドモードにて送出される
。この場合、主制御部11により、記憶部12からその
マルチラインインタフェースメツセージのデータが、デ
ータ送信部14及びインタフェース部15とを介して、
GP−111tE部16のハンドシェーク動作によリバ
スライン3へ送出される。
1が相手側デバイス2に対してトーカやリスナの指定を
なす場合、IEEE−488マルチラインインタフエー
スメツセージのデータがコマンドモードにて送出される
。この場合、主制御部11により、記憶部12からその
マルチラインインタフェースメツセージのデータが、デ
ータ送信部14及びインタフェース部15とを介して、
GP−111tE部16のハンドシェーク動作によリバ
スライン3へ送出される。
このとき、コマンドモード検出部17によりコマンドモ
ード転送であることが検出されると、データ送信部14
から送信されるマルチラインインタフェースメツセージ
のデータ7ビツトDIOI〜DIO7から、パリティビ
ット発生部18によりパリティビットが発生される。更
に、このパリティビットがパリティビット付加部19に
てデータラインの無使用とされているビット0108に
付加され、インタフェース部15を経てパスライン3へ
送出されるのである。
ード転送であることが検出されると、データ送信部14
から送信されるマルチラインインタフェースメツセージ
のデータ7ビツトDIOI〜DIO7から、パリティビ
ット発生部18によりパリティビットが発生される。更
に、このパリティビットがパリティビット付加部19に
てデータラインの無使用とされているビット0108に
付加され、インタフェース部15を経てパスライン3へ
送出されるのである。
デバイス2では、インタフェース部25からマルチライ
ンインタフェースメツセージのデータ7ビツト0101
〜0107を、データ受信部23とGP−181116
11部26のハンドシェーク動作とにより受信して記憶
部22へ書込む。このとき、GP−IB制御部26から
コマンドモード検出部27がコマンドモードであること
を検出すると、インタフェース部25から入力されてい
るマルチラインインタフェースメツセージのデータ7ビ
ツトDIO1〜DIO7をパリティチェック部28にて
チェックし、データラインのビット0108(パリティ
ビット)と比較する。このチェック結果に基づきパリテ
ィエラー発生部29からパリティエラーが発生されると
、エラーであることが主制御部21へ伝達される。パリ
ティエラーが発生されない場合には、そのまま記憶部2
2ヘデータが書込まれるのである。
ンインタフェースメツセージのデータ7ビツト0101
〜0107を、データ受信部23とGP−181116
11部26のハンドシェーク動作とにより受信して記憶
部22へ書込む。このとき、GP−IB制御部26から
コマンドモード検出部27がコマンドモードであること
を検出すると、インタフェース部25から入力されてい
るマルチラインインタフェースメツセージのデータ7ビ
ツトDIO1〜DIO7をパリティチェック部28にて
チェックし、データラインのビット0108(パリティ
ビット)と比較する。このチェック結果に基づきパリテ
ィエラー発生部29からパリティエラーが発生されると
、エラーであることが主制御部21へ伝達される。パリ
ティエラーが発生されない場合には、そのまま記憶部2
2ヘデータが書込まれるのである。
主制御部21では、パリティエラーであることが認識さ
れると、パリティエラー処理が行われて次の動作へ入る
ことになる。システムコントロー51とデバイス2とが
データモードにおけるデータ転送の場合は、パリティビ
ットの発生及びパリティチェックは行われない。IEE
E−488バス(GP−[8)システムでは、データモ
ード時におけるデータ転送は8ビツト0101〜DIO
8を使用しているからである。
れると、パリティエラー処理が行われて次の動作へ入る
ことになる。システムコントロー51とデバイス2とが
データモードにおけるデータ転送の場合は、パリティビ
ットの発生及びパリティチェックは行われない。IEE
E−488バス(GP−[8)システムでは、データモ
ード時におけるデータ転送は8ビツト0101〜DIO
8を使用しているからである。
発明の効果
叙上の如く、本発明によれば、システムコントローラと
トーカ又はリスナとなるデバイスとの間におけるコマン
ドモード時に、データ転送のパリティチェックを行うよ
うにすることにより、データの信頼性の向上が図れると
いう効果がある。
トーカ又はリスナとなるデバイスとの間におけるコマン
ドモード時に、データ転送のパリティチェックを行うよ
うにすることにより、データの信頼性の向上が図れると
いう効果がある。
第1図は本発明の実施例のブロック図、第2図は従来の
IEEE−488バス(GP−IS>システムにおける
データ伝送方式のブロック図である。 主要部分の符号の説明 1・・・・・・システムコントローラ 2・・・・・・デバイス 3・・・・・・パスライン
IEEE−488バス(GP−IS>システムにおける
データ伝送方式のブロック図である。 主要部分の符号の説明 1・・・・・・システムコントローラ 2・・・・・・デバイス 3・・・・・・パスライン
Claims (1)
- 情報処理システムのIEEE−488バスシステムにお
けるデータ伝送方式であって、システムコントロール側
において、コマンドモード時に送信データのパリティビ
ットを発生する回路を設け、トーカ及びリスナとなるデ
バイス側において、コマンドモード時に前記パリティビ
ットのチェックをなす回路を設け、コマンドモード時に
送信データにパリティビットを付加して送信するように
したことを特徴とするデータ伝送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60262033A JPS62122348A (ja) | 1985-11-21 | 1985-11-21 | デ−タ伝送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60262033A JPS62122348A (ja) | 1985-11-21 | 1985-11-21 | デ−タ伝送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62122348A true JPS62122348A (ja) | 1987-06-03 |
Family
ID=17370091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60262033A Pending JPS62122348A (ja) | 1985-11-21 | 1985-11-21 | デ−タ伝送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62122348A (ja) |
-
1985
- 1985-11-21 JP JP60262033A patent/JPS62122348A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62122348A (ja) | デ−タ伝送方式 | |
JP3245552B2 (ja) | 転送制御システム | |
JPS59158140A (ja) | デ−タ伝送方式 | |
JP2507969B2 (ja) | パリティエラ―検出手段の試験方式 | |
JPS61270929A (ja) | ワイヤレス伝送システム | |
JP2612951B2 (ja) | パリティ検出回路の動作確認方式 | |
JP2827331B2 (ja) | バス制御装置 | |
JPH113295A (ja) | データ送受信装置 | |
JPS62226248A (ja) | メモリアドレスチエツク方式 | |
JP2980550B2 (ja) | 通信装置 | |
JPS584364B2 (ja) | デ−タ監視方式 | |
JPH03154951A (ja) | データ処理装置 | |
JPH0637738A (ja) | データ伝送誤り制御方式 | |
JPH08272752A (ja) | 並列プロセッサ | |
JPH0239902B2 (ja) | ||
JPH0588995A (ja) | データ通信システム | |
JPS62209628A (ja) | プロセサバスにおけるバリテイチエツク回路 | |
JPH05236069A (ja) | データ伝送システム | |
JPH03126149A (ja) | バスシステム診断方式 | |
JPS57162039A (en) | Fault detecting system | |
JPH0646736B2 (ja) | 通信障害検出方式 | |
JPS5823789B2 (ja) | 回線アダプタ | |
JPH0449431A (ja) | テスト機能付きインタフェース回路 | |
KR19980077961A (ko) | 시스템간의 통신방법 | |
JPH03169142A (ja) | データ転送装置 |