JPS62122345A - 同期検波回路 - Google Patents
同期検波回路Info
- Publication number
- JPS62122345A JPS62122345A JP26350185A JP26350185A JPS62122345A JP S62122345 A JPS62122345 A JP S62122345A JP 26350185 A JP26350185 A JP 26350185A JP 26350185 A JP26350185 A JP 26350185A JP S62122345 A JPS62122345 A JP S62122345A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- channel
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は時分割多重(以下r T D M Jという)
された位相変調信号の復調に利用する。特に、自局で検
出しようとするチャネル情報を含むTDM信号を復調す
るための同期検波回路に関する。
された位相変調信号の復調に利用する。特に、自局で検
出しようとするチャネル情報を含むTDM信号を復調す
るための同期検波回路に関する。
第3図は従来例同期検波回路のブロック構成図である。
入力端子30.30′には、位相誤差のある■チャネル
信号およびQチャネル信号が入力される。この入力端子
30.30’ はアナログディジタル変換器31に接続
される。アナログディジタル変換器31は位相比較器3
2に接続される。位相比較器32の出力の一方は、符号
検出回路33および乗算器36の一方の入力に接続され
る。位相比較器32の出力の他方は、符号検出回路34
および乗算器35の一方の入力に接続される。符号検出
回路33は乗算器35の他方の入力に接続される。符号
検出回路34は乗算器36の他方の入力に接続される。
信号およびQチャネル信号が入力される。この入力端子
30.30’ はアナログディジタル変換器31に接続
される。アナログディジタル変換器31は位相比較器3
2に接続される。位相比較器32の出力の一方は、符号
検出回路33および乗算器36の一方の入力に接続され
る。位相比較器32の出力の他方は、符号検出回路34
および乗算器35の一方の入力に接続される。符号検出
回路33は乗算器35の他方の入力に接続される。符号
検出回路34は乗算器36の他方の入力に接続される。
乗算器35.36のそれぞれの出力は加算器37に接続
される。加算器37の出力はループフィルタ38に接続
される。ループフィルタ38は電圧制御発振器39に接
続される。電圧制御発振器39は、位相を振幅に変換す
るだめの正弦および余弦のテーブルを記憶するROM4
0に接続される。ROM40は位相比較器32に接続さ
れる。
される。加算器37の出力はループフィルタ38に接続
される。ループフィルタ38は電圧制御発振器39に接
続される。電圧制御発振器39は、位相を振幅に変換す
るだめの正弦および余弦のテーブルを記憶するROM4
0に接続される。ROM40は位相比較器32に接続さ
れる。
この従来例回路は、受信TDM信Σを、その搬送波周波
数にほぼ等しい局部発振信号を用いてベースバンド信号
に変換し、このベースバンド信号を伝送速度の整数倍の
標本化速度で検出し、コスタスループによる搬送波再生
制御を行い、受信信号と局部発振信号との周波数差の補
償および受信データの復調を行う。
数にほぼ等しい局部発振信号を用いてベースバンド信号
に変換し、このベースバンド信号を伝送速度の整数倍の
標本化速度で検出し、コスタスループによる搬送波再生
制御を行い、受信信号と局部発振信号との周波数差の補
償および受信データの復調を行う。
しかし、従来の復調回路では、搬送波再生回路および信
号検出回路を、信号伝送速度の整数倍の高速で駆動しな
ければならず、回路か複雑高価になる欠点があった。
号検出回路を、信号伝送速度の整数倍の高速で駆動しな
ければならず、回路か複雑高価になる欠点があった。
本発明は、受信信号より低速の動作でこの受信信号をデ
ィジタル信号処理できる同期検波回路を提供することを
目的とする。
ィジタル信号処理できる同期検波回路を提供することを
目的とする。
本発明の同期検波回路は、受信した時分割多重信号をそ
の搬送波周波数にほぼ等しい局部発振信号を用いてベー
スバンド信号に変換する回路手段と、上記時分割多重信
号と上記局部発振信号との位相誤差を検出する位相誤差
検出部(25)と、上記ベースバント信号から自局で必
要なチャネルを抽出して出力する信号検出部(26)と
を備えた同期検波回路において、上記位相誤差検出部(
25)は、上記時分割多重信号のクロック周期より低速
の標本化信号で上記ベースバンド信号を標本化する標本
化回路(11,12)と、この標本化回路の出力信号を
位相情報Gこ変換する振幅位相変換器(13)と、この
振幅位相変換器の出力により上記局部発振信号との位相
誤差に対応する電圧を出力する位相ロックループ(14
,15,16)とを含み、上記信号検出部(26)は、
上記ベースバント信号から自局で検出すべきチャネルを
選択してバッファ回路に蓄える手段と、このバッファ回
路から低速で信号を読み出す手段と、この読み出す手段
の出力信号を位相情報Gこ変換する振幅位相変換器(2
3)と、この振幅位相変換器の出力信号の位相を上記位
相誤差に対応する電圧に基づいて回転させる手段(24
)とを含むことを特徴とする。
の搬送波周波数にほぼ等しい局部発振信号を用いてベー
スバンド信号に変換する回路手段と、上記時分割多重信
号と上記局部発振信号との位相誤差を検出する位相誤差
検出部(25)と、上記ベースバント信号から自局で必
要なチャネルを抽出して出力する信号検出部(26)と
を備えた同期検波回路において、上記位相誤差検出部(
25)は、上記時分割多重信号のクロック周期より低速
の標本化信号で上記ベースバンド信号を標本化する標本
化回路(11,12)と、この標本化回路の出力信号を
位相情報Gこ変換する振幅位相変換器(13)と、この
振幅位相変換器の出力により上記局部発振信号との位相
誤差に対応する電圧を出力する位相ロックループ(14
,15,16)とを含み、上記信号検出部(26)は、
上記ベースバント信号から自局で検出すべきチャネルを
選択してバッファ回路に蓄える手段と、このバッファ回
路から低速で信号を読み出す手段と、この読み出す手段
の出力信号を位相情報Gこ変換する振幅位相変換器(2
3)と、この振幅位相変換器の出力信号の位相を上記位
相誤差に対応する電圧に基づいて回転させる手段(24
)とを含むことを特徴とする。
本発明の同期検波回路は、受信TDM信号に含まれる自
局で検出すべきチャネル信号を、その時間軸を引き伸ば
して次に検出すべきチャネル信号が到来するまでに出力
することができる。
局で検出すべきチャネル信号を、その時間軸を引き伸ば
して次に検出すべきチャネル信号が到来するまでに出力
することができる。
出力信号の時間軸を引き伸ばしていることから、この出
力信号の搬送波を受信TDM信号の搬送波に同期させる
ための構成を低速で動作する回路構成で実現できる。
力信号の搬送波を受信TDM信号の搬送波に同期させる
ための構成を低速で動作する回路構成で実現できる。
(実施例〕
第1図は本発明実施例同期検波回路のブロック構成図で
ある。
ある。
入力端子1はハイブリッド回路2に接続される。
ハイブリッド回路2のIチャネル出力は乗算器5の一方
の入力に接続される。ハイブリッド回路2のQチャネル
出力は乗算器6の一方の入力に接続される。局部発振器
3は乗算器5の他方の人力およびπ/2移相器4に接続
される。π/2移相器4は乗算器6の他方の人力に接続
される。乗算器5.6はそれぞれ低域通過フィルタ7.
8に接続される。低域通過フィルタ7.8はそれぞれア
ナログディジタル変換器9.10に接続される。アナロ
グディジタJL;変換器9は標本化回路11およびバッ
ファ回路21に接続される。アナログディジタル変換器
IOは標本化回路12およびバッファ回路22に接続さ
れろ。
の入力に接続される。ハイブリッド回路2のQチャネル
出力は乗算器6の一方の入力に接続される。局部発振器
3は乗算器5の他方の人力およびπ/2移相器4に接続
される。π/2移相器4は乗算器6の他方の人力に接続
される。乗算器5.6はそれぞれ低域通過フィルタ7.
8に接続される。低域通過フィルタ7.8はそれぞれア
ナログディジタル変換器9.10に接続される。アナロ
グディジタJL;変換器9は標本化回路11およびバッ
ファ回路21に接続される。アナログディジタル変換器
IOは標本化回路12およびバッファ回路22に接続さ
れろ。
標本化回路11.12は振幅位相変換器13に接続され
る。振幅位相変換器13は位相比較器14に接続される
。位相比較器14はループフィルタ15に接続される。
る。振幅位相変換器13は位相比較器14に接続される
。位相比較器14はループフィルタ15に接続される。
ループフィルタ15は、電圧制御発振器16および係数
乗算器19に接続される。電圧制御発振器16は位相比
較器14に接続される。これらの参照番号11ないし1
6で示した構成要素が位相誤差検出部25を構成する。
乗算器19に接続される。電圧制御発振器16は位相比
較器14に接続される。これらの参照番号11ないし1
6で示した構成要素が位相誤差検出部25を構成する。
チャネル抽出回路17は、入力端子1 /、分周器18
およびバッファ回路21.22に接続される。分周器1
8および係数乗算器19は電圧制御発振器20に接続さ
れる。バッファ回路21.22は振幅位相変換器23に
接続される。電圧制御発振器20および振幅位相変換器
23は位相回転回路24に接続される。これらの参照番
号17ないし24で示した構成要素が信号検出部26を
構成する。
およびバッファ回路21.22に接続される。分周器1
8および係数乗算器19は電圧制御発振器20に接続さ
れる。バッファ回路21.22は振幅位相変換器23に
接続される。電圧制御発振器20および振幅位相変換器
23は位相回転回路24に接続される。これらの参照番
号17ないし24で示した構成要素が信号検出部26を
構成する。
入力端子lには、クロック周期Tcの受信TDM信号が
人力される。ハイブリッド回路2は、この受信TDM信
号からIチャネル信号およびQチャネル信号を専き出し
、それぞれ乗算器5.6に供給する。局部発振器3は、
受信TDM信号の周波数にほぼ等しい周波数の局部発振
信号を出力する。乗算器5は、■チャネル信号と局部発
振信号とを乗算して、■チャネルのベースバンド信号を
出力する。乗算器6は、Qチャネル信号と位相をπ/2
だけずらした局部発振信号とを乗算して、Qチャネルの
ベースバンド信号を出力する。低域通過フィルタ7.8
は、それぞれ■チャネル、Qチャネルのベースバンド信
号の高周波成分を除去する。アナログディジタル変換器
9.10は、この高周波成分除去後のそれぞれのベース
バンド信号をディジタル信号に変換し、位相誤差検出部
25および信号検出部26に供給する。
人力される。ハイブリッド回路2は、この受信TDM信
号からIチャネル信号およびQチャネル信号を専き出し
、それぞれ乗算器5.6に供給する。局部発振器3は、
受信TDM信号の周波数にほぼ等しい周波数の局部発振
信号を出力する。乗算器5は、■チャネル信号と局部発
振信号とを乗算して、■チャネルのベースバンド信号を
出力する。乗算器6は、Qチャネル信号と位相をπ/2
だけずらした局部発振信号とを乗算して、Qチャネルの
ベースバンド信号を出力する。低域通過フィルタ7.8
は、それぞれ■チャネル、Qチャネルのベースバンド信
号の高周波成分を除去する。アナログディジタル変換器
9.10は、この高周波成分除去後のそれぞれのベース
バンド信号をディジタル信号に変換し、位相誤差検出部
25および信号検出部26に供給する。
標本化回路11.12は、これらのディジタル信号を、
クロック周期Tcより低速の周期Tsで標本化する。こ
の標本化の周期T、は任意に選択することができる。振
幅位相変換器13は、標本化された信号の逆正接をとる
ことにより、位相情報だけの信号を出力する。位相比較
器14、ループフィルタ15および電圧制御発振器16
は、位相ロックループを構成する。これにより、位相誤
差検出部25は、受信搬送波と局部発振信号との位相差
に対応する誤差信号を出力する。
クロック周期Tcより低速の周期Tsで標本化する。こ
の標本化の周期T、は任意に選択することができる。振
幅位相変換器13は、標本化された信号の逆正接をとる
ことにより、位相情報だけの信号を出力する。位相比較
器14、ループフィルタ15および電圧制御発振器16
は、位相ロックループを構成する。これにより、位相誤
差検出部25は、受信搬送波と局部発振信号との位相差
に対応する誤差信号を出力する。
入力端子1′には入力端子1と同じ信号が入力される。
この受信TDM信号には、同期語および複数のチャネル
が含まれている。本実施例では、これらの複数のチャネ
ルから自局で必要なものだけを抽出し、その信号の処理
を低速で行うことができる。チャネル抽出回路17は、
受信TDM信号のタイミング再生回路を内蔵し、バッフ
ァ回路21.22の高速書き込みクロック、および低速
読み出しクロックを発生する。ここで、高速書き込みク
ロックの出力は、所望のチャネル信号が到来していると
きにだけ行われる。これに対して、低速読み出しクロッ
クは、次の所望のチャネル信号が到来するまでにバッフ
ァ回路21.22の読み出しが終了するような周期で、
常時出力される。バッファ回路21.22は、高速書き
込みクロックによりそれぞれアナログディジタル変換器
9.10の出力したディジタル信号を蓄え、低速読み出
しクロックによりそれぞれ振幅位相変換器23にディジ
タル信号を出力する。振幅位相変換器23は、このディ
ジタル信号に振幅位相変換を施す。
が含まれている。本実施例では、これらの複数のチャネ
ルから自局で必要なものだけを抽出し、その信号の処理
を低速で行うことができる。チャネル抽出回路17は、
受信TDM信号のタイミング再生回路を内蔵し、バッフ
ァ回路21.22の高速書き込みクロック、および低速
読み出しクロックを発生する。ここで、高速書き込みク
ロックの出力は、所望のチャネル信号が到来していると
きにだけ行われる。これに対して、低速読み出しクロッ
クは、次の所望のチャネル信号が到来するまでにバッフ
ァ回路21.22の読み出しが終了するような周期で、
常時出力される。バッファ回路21.22は、高速書き
込みクロックによりそれぞれアナログディジタル変換器
9.10の出力したディジタル信号を蓄え、低速読み出
しクロックによりそれぞれ振幅位相変換器23にディジ
タル信号を出力する。振幅位相変換器23は、このディ
ジタル信号に振幅位相変換を施す。
分周器18は、チャネル抽出回路17の出力を分周して
、バッファ回路21.22の読み出し速度よりさらに低
速クロック信号を出力し、電圧制御発振器20の立ち上
がり位相をトリガする。係数乗算器19は、低速の周期
で搬送波を標本化したことにより生じるデータの欠落を
補完するため、位相誤差検出部25の出力にT、/Tc
の定数を乗算する。これは、バッファ回路21.22へ
の入力が周期Tcで行われていることによる。電圧制御
発振器20は、分周器18の低速クロック信号に同期し
て、係数乗算器19の出力電圧に対応した周波数の信号
を出力する。位相回転回路24は、この電圧制御発振器
20の出力により、振幅位相変換器23の出力の位相を
回転させて周波数誤差を補償し、搬送波が再生された所
望のチャネル信号を出力する。
、バッファ回路21.22の読み出し速度よりさらに低
速クロック信号を出力し、電圧制御発振器20の立ち上
がり位相をトリガする。係数乗算器19は、低速の周期
で搬送波を標本化したことにより生じるデータの欠落を
補完するため、位相誤差検出部25の出力にT、/Tc
の定数を乗算する。これは、バッファ回路21.22へ
の入力が周期Tcで行われていることによる。電圧制御
発振器20は、分周器18の低速クロック信号に同期し
て、係数乗算器19の出力電圧に対応した周波数の信号
を出力する。位相回転回路24は、この電圧制御発振器
20の出力により、振幅位相変換器23の出力の位相を
回転させて周波数誤差を補償し、搬送波が再生された所
望のチャネル信号を出力する。
第2図は本実施例回路の動作タイミングを示す説明図で
あり、(alは受信TDM信号、(b)はバッファ21
.22への書き込みタイミング、(C)は位相誤差検出
部25の出力した誤差信号、(dlは誤差信号の検出タ
イミングを示す。
あり、(alは受信TDM信号、(b)はバッファ21
.22への書き込みタイミング、(C)は位相誤差検出
部25の出力した誤差信号、(dlは誤差信号の検出タ
イミングを示す。
(alに示すように、受信TDM信号は、lフレーム内
に同期語および複数のチャネルを含んでいる。
に同期語および複数のチャネルを含んでいる。
この複数のチャネルのうち所望のチャネルを受信したと
き、チャネル抽出回路17が高速書き込みクロック信号
を出力する。このクロック信号により、(b)に示すタ
イミングで、アナログディジタル変換器9.10の出力
をそれぞれバッファ21.22に蓄える。電圧制御発振
器20.振幅位相変換器23および位相回転回路24は
、(d)に示したタイミングと同じタイミングで動作し
、このタイミングで搬送波の再生されたチャネル信号が
出力される。
き、チャネル抽出回路17が高速書き込みクロック信号
を出力する。このクロック信号により、(b)に示すタ
イミングで、アナログディジタル変換器9.10の出力
をそれぞれバッファ21.22に蓄える。電圧制御発振
器20.振幅位相変換器23および位相回転回路24は
、(d)に示したタイミングと同じタイミングで動作し
、このタイミングで搬送波の再生されたチャネル信号が
出力される。
このようにして、受信TDM信号の1フレームから所望
のチャネルだけを抽出し、次の所望のチャネルが到来す
るまでの時間に抽出した信号を処理する。このため、低
速の回路で信号の処理が可能である。
のチャネルだけを抽出し、次の所望のチャネルが到来す
るまでの時間に抽出した信号を処理する。このため、低
速の回路で信号の処理が可能である。
本発明を実施するには、受信TDM信号が連続な信号で
あり、受信TDM信号に含まれる搬送波の時間変化量が
伝送速度に比べて十分に小さいことが必要である。しか
し、現在の衛生通信で使用されるTDM信号はこの条件
を十分に満たしているので、伝送速度の数百骨の−の速
度で搬送波およびクロックの再生が可能である。
あり、受信TDM信号に含まれる搬送波の時間変化量が
伝送速度に比べて十分に小さいことが必要である。しか
し、現在の衛生通信で使用されるTDM信号はこの条件
を十分に満たしているので、伝送速度の数百骨の−の速
度で搬送波およびクロックの再生が可能である。
以上説明したように、本発明の同期検出回路は、自局が
検出しようとするチャネル情報を含むTDM信号、特に
位相シフトキーイング(P S K)変調されたTDM
信号の復調回路に用い、所望のチャネルだけを選択して
、次の所望のチャネルが到来するまでの空時間で信号処
理を行うことができる。したがって、低速の回路で同期
検波を行うことができる効果がある。さらに、本発明の
同期検波回路では、受信信号を位相情報のみに変換して
いるので、位相回転回路等の位相ロックループのハード
量を削減でき、演算量も削減できる効果がある。また、
受信信号の位相情報を復調信号として出力することから
、この出力を用いて、入力レベルの変動の影響されずに
軟判定ビタビ復号を容易に行うことができる効果がある
。
検出しようとするチャネル情報を含むTDM信号、特に
位相シフトキーイング(P S K)変調されたTDM
信号の復調回路に用い、所望のチャネルだけを選択して
、次の所望のチャネルが到来するまでの空時間で信号処
理を行うことができる。したがって、低速の回路で同期
検波を行うことができる効果がある。さらに、本発明の
同期検波回路では、受信信号を位相情報のみに変換して
いるので、位相回転回路等の位相ロックループのハード
量を削減でき、演算量も削減できる効果がある。また、
受信信号の位相情報を復調信号として出力することから
、この出力を用いて、入力レベルの変動の影響されずに
軟判定ビタビ復号を容易に行うことができる効果がある
。
第1図は本発明実施例同期検波回路のブロック構成図。
第2図は本実施例回路の動作タイミングを示す説明図。
第3図は従来例同期復調回路のブロック構成図。
1.1′・・・入力端子、2・・・ハイブリッド回路、
3!・・局部発振器、4・・・π/2位相器、5.6・
・・乗算器、7.8・・・低域通過フィルタ、9.1o
・・・アナログディジタル変換器、11.12・・・標
本化回路、13・・・振幅位相変換器、14・・・位相
比較器、15・・・ループフィルタ、16・・・電圧制
御発振器、17・・・チャネル抽出回路、18・・・分
周器、19・・・乗算器、20・・・電圧制御発振器、
21.22・・・バッファ回路、23・・・振幅位相変
換器、24・・・位相回転回路、25・・・位相誤差検
出部、26・・・信号検出部、30.30’・・・入力
端子、31・・・アナログディジタル変換器、32・・
・位相比較器、33.34・・・符号検出回路、35.
36・・・乗算器、37・・・加算器、38・・・ルー
プフィルタ、39・・・電圧制御発振器、40・・・R
OM。 特許出願人 日本電信電話株式会社 代理人 弁理士 井 出 直 孝 ÷−−−1フレームー〉 ÷−−−信号処理デー一÷ 動作タイミング jlj2図 第3図
3!・・局部発振器、4・・・π/2位相器、5.6・
・・乗算器、7.8・・・低域通過フィルタ、9.1o
・・・アナログディジタル変換器、11.12・・・標
本化回路、13・・・振幅位相変換器、14・・・位相
比較器、15・・・ループフィルタ、16・・・電圧制
御発振器、17・・・チャネル抽出回路、18・・・分
周器、19・・・乗算器、20・・・電圧制御発振器、
21.22・・・バッファ回路、23・・・振幅位相変
換器、24・・・位相回転回路、25・・・位相誤差検
出部、26・・・信号検出部、30.30’・・・入力
端子、31・・・アナログディジタル変換器、32・・
・位相比較器、33.34・・・符号検出回路、35.
36・・・乗算器、37・・・加算器、38・・・ルー
プフィルタ、39・・・電圧制御発振器、40・・・R
OM。 特許出願人 日本電信電話株式会社 代理人 弁理士 井 出 直 孝 ÷−−−1フレームー〉 ÷−−−信号処理デー一÷ 動作タイミング jlj2図 第3図
Claims (1)
- (1)受信した時分割多重信号をその搬送波周波数にほ
ぼ等しい局部発振信号を用いてベースバンド信号に変換
する回路手段と、 上記時分割多重信号と上記局部発振信号との位相誤差を
検出する位相誤差検出部(25)と、上記ベースバンド
信号から自局で必要なチャネルを抽出して出力する信号
検出部(26)とを備えた同期検波回路において、 上記位相誤差検出部(25)は、 上記時分割多重信号のクロック周期より低速の標本化信
号で上記ベースバンド信号を標本化する標本化回路(1
1、12)と、 この標本化回路の出力信号を位相情報に変換する振幅位
相変換器(13)と、 この振幅位相変換器の出力により上記局部発振信号との
位相誤差に対応する電圧を出力する位相ロックループ(
14、15、16)と を含み、 上記信号検出部(26)は、 上記ベースバンド信号から自局で検出すべきチャネルを
選択してバッファ回路に蓄える手段と、このバッファ回
路から低速で信号を読み出す手段と、 この読み出す手段の出力信号を位相情報に変換する振幅
位相変換器(23)と、 この振幅位相変換器の出力信号の位相を上記位相誤差に
対応する電圧に基づいて回転させる手段(24)と を含む ことを特徴とする同期検波回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26350185A JPS62122345A (ja) | 1985-11-21 | 1985-11-21 | 同期検波回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26350185A JPS62122345A (ja) | 1985-11-21 | 1985-11-21 | 同期検波回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62122345A true JPS62122345A (ja) | 1987-06-03 |
Family
ID=17390401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26350185A Pending JPS62122345A (ja) | 1985-11-21 | 1985-11-21 | 同期検波回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62122345A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0246044A (ja) * | 1988-06-28 | 1990-02-15 | Philips Gloeilampenfab:Nv | 連続位相及び一定エンベロープを有しディジタル的に変調された信号のコヒーレント復調方法 |
-
1985
- 1985-11-21 JP JP26350185A patent/JPS62122345A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0246044A (ja) * | 1988-06-28 | 1990-02-15 | Philips Gloeilampenfab:Nv | 連続位相及び一定エンベロープを有しディジタル的に変調された信号のコヒーレント復調方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960011125B1 (ko) | 시분할 다중 통신 채널용 디지탈 복조 회로 | |
US5535252A (en) | Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type | |
US5438591A (en) | Quadrature amplitude modulation type digital radio communication device and method for preventing abnormal synchronization in demodulation system | |
KR970007618B1 (ko) | 자동 주파수 제어(afc)회로 | |
EP0464814B1 (en) | Demodulator circuit for demodulating PSK modulated signals | |
US4438524A (en) | Receiver for angle-modulated carrier signals | |
US3984777A (en) | Carrier wave reproducer device for use in the reception of a multi-phase phase-modulated wave | |
JP3120833B2 (ja) | バースト信号復調装置 | |
US6980608B2 (en) | Digital signal detector, digital demodulator, method for detecting digital signal, and method for synchronous detecting by digital demodulator | |
JPS62122345A (ja) | 同期検波回路 | |
JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
CA2310368C (en) | Sample timing control for demodulation of phase-modulated signals | |
US8355479B2 (en) | Signal processing apparatus and signal processing method | |
JP3643993B2 (ja) | 復調回路 | |
JP3164944B2 (ja) | 同期検出回路 | |
JP2876906B2 (ja) | ユニークワード検出回路及び復調回路 | |
JPH066397A (ja) | 遅延検波器 | |
JP3495952B2 (ja) | ビット同期回路 | |
EP0534180B1 (en) | MSK signal demodulating circuit | |
JP2001237908A (ja) | Qpsk/qam同期獲得装置 | |
JP3017757B2 (ja) | ベースバンド遅延検波器 | |
JP2928416B2 (ja) | 直交検波器 | |
JPH03205940A (ja) | ディジタル復調器 | |
JPH0637742A (ja) | クロック再生回路 | |
JPS63217753A (ja) | キヤリア再生回路 |