JPS62120030A - 微細パタ−ンの形成方法 - Google Patents

微細パタ−ンの形成方法

Info

Publication number
JPS62120030A
JPS62120030A JP26045485A JP26045485A JPS62120030A JP S62120030 A JPS62120030 A JP S62120030A JP 26045485 A JP26045485 A JP 26045485A JP 26045485 A JP26045485 A JP 26045485A JP S62120030 A JPS62120030 A JP S62120030A
Authority
JP
Japan
Prior art keywords
film
forming
pattern
mask material
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26045485A
Other languages
English (en)
Inventor
Toru Watanabe
徹 渡辺
Katsuya Okumura
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26045485A priority Critical patent/JPS62120030A/ja
Publication of JPS62120030A publication Critical patent/JPS62120030A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は微細パターンの形成方法に関し、特1こシリコ
ン酸化膜やシリコン窒化膜をパターニングする際に用い
られるものである。
〔発明の技術的背景とその問題点〕
周知の如く、LSIの高密度化に伴って、シリコンウェ
ハ上に堆積した各種物質の微細なパターンを形成する必
要が生じている。現在、微細パターン形成の有力な手段
は、異方性エツチングを行なうことのできるドライエツ
チング方法である。
この方法によれば、第2図に示す如く、レジス1−パタ
ーン1の規定する寸法に忠実に下地材料膜例えばシリコ
ン酸化1m2をバターニングすることができる。即ち、
この方法によれば、微細化の限?はいかに微細なレジス
トパターンを形成できる力で決定される。
ところで、レジストパターンを形成する方法として現在
実用的手段としては、紫外線の縮小授乳によるステップ
アントリビード方法が最も優れた分解能を持っている。
この方法の一例は、例えば第3図に示す通りである。即
ち、まずシリコン酸化l112上に所定形状のレジスト
パターン1を形成する(第3図(a)図示)。つづいて
、このレジス1−パターン1をマスクとして前記シリコ
ン酸化膜2をエツチングし、コンタクトボール3を開口
する(第3図(b)図示)。しかしながら、このステッ
プアンドリピート方法を用いても、最小寸PiOi1ミ
クロン前後の超LSI1.:関してはほぼ限界に達して
いる。つまり、1ミクロン径(L)のコンタクトホール
の形成には、0.7〜0.8ミクロンの開口部を持つレ
ジストパターンを形成しなければならず、もはや縮小露
光法をもってしても不可能に近い。
1   次に、他の例としてシリコン窒化膜の場合につ
いて第4図を参照して説明する。
まず、図示しないシリコン基板上にシリコン酸化膜4を
介してシリコン窒化WA5を形成する。つづいて、この
シリコン窒化膜5上に所定形状のレジストパターン1を
形成する (第4図<a)図示)。次いで、このレジス
トパターン1をマスクとして前記シリコン窒化膜5をパ
ターニングして窒化膜パターン5′を形成した後、前記
レジストパターン1を剥離する(第4図(b)図示)。
更に、この窒化膜パターン5′をマスクとしてフィール
ド酸化を行ないフィールド酸化膜6を形成する(第4図
(C)図示)。ここで、このフィールド酸化膜6間の基
板領域は素子領域となるが、高密度集積回路ではこのフ
ィールド酸化膜6の幅を出来るだけ狭くする必要がある
。このため、第5図に示す如くフィールド領域に形成さ
れるレジストパターン1a、1bの開口幅(W>を小さ
くする必要があるが、これもコンタクトボールの開口と
同様に限界に近付いている。
C発明の目的〕 本発明は上記事情に鑑みてなされたもので、第1のマス
ク材の開口部より狭いパターンを下地材nlIに形成で
きる微細パターンの形成方法を提供することを目的とす
る。
〔発明の概要〕
本発明は、下地材料膜上に開口部を有した第1のマスク
材を形成した後、全面に第2のマスク材の形成、該マス
ク材の選択的除去により前記第1のマスク材の開口部内
壁にこれを残存させ、しかる後残存する第2のマスク材
及び第1のマスク材により下地材料膜を微細にバターニ
ングすることを図ったことを骨子とする。
(発明の実施例〕 以下1本発明の一実施例を図を参照して説明する。
実施例1 第1図(a)〜(d>を参照する。
まず、シリコン基板11上にシリコン酸化膜12を介し
てシリコン窒化膜13を形成した。っづいて、このシリ
コン窒化膜13上に開口部14を有したレジストパター
ン15を形成した後、プラズマ重合法により全面に薄い
有機plA16を堆積した(第1図(a)図示)。ここ
で、プラズマ重合は、平行平板型の高周波放電反応器を
用い、ガスとしてはCF4を使用した。次いで、02を
用いた反応性イオンエツチング(RIE)により前記有
11116をエツチングした。この結果、一部の有機膜
16aが、前記レジストパターン15の開口部14の内
壁に残存したく第1図(b)図示)、。
更に、前記レジストパターン15及び有機膜16aをマ
スクとして前記シリコン窒化g113をRYEによりエ
ツチングし、シリコン窒化膜13に開口部17を形成し
た(第1図(C)図示)。
ひきつづき、前記レジストパターン15及び有機1!1
6aを除去した後、シリコン窒化It!113をマスク
としてフィールド酸化1118を形成したく第1図(d
)図示)。
実施例1によれば、開口部14を有したレジストパター
ン15上に有機膜16を形成した後、RIEによりこの
有機!116をエツチングして前記開口部14の内壁に
有tllll116aを残存させ、これらレジストパタ
ーン15及び有tlll116aをマスクとしてシリコ
ン窒化11113をエツチングするため、シリコン窒化
膜13にレジストパターン15の開口部14の径より小
さい径の開口部17を形成できる。従って、フィールド
酸化11!118間の距離を従来と比べ有機膜16aが
存在する分だけ小さくでき、高密度の集積回路を形成で
きる。
実施例2 第6図(a)〜(d)を参照する。
まず、シリコン基板(図示せず)上にシリコン酸化11
!21を介して開口部14を有するレジストパターン1
5を形成したく第6図(a)図示)。
つづいて、全面に実施例1と同様な方法により有機膜1
6を堆積したく第6図(b)図示)。次いで、前記有機
膜16を実施例1と同様な方法によりエツチングし、レ
ジストパターン15の開口部14の内壁に一部の有11
11!16aを残存させた(第6図(C)図示)。更に
、前記レジストパターン15及び有機膜16aをマスク
として前記シリコン酸化膜21をRIEによりエツチン
グしてコンタクトホール22を形成した(第6図(d)
図示)。
実施例2によれば、有機膜16aをマスク材の一部とし
て用いることにより、シリコン酸化膜21にレジストパ
ターン15の開口部14の径より小さい径のコンタクト
ホール22を形成できる。
実施例3 第7図(a)〜(d)を参照して説明する。
まず、シリコン基板(図示せず)上にシリコン酸化膜2
1を介して開口部14を有したレジストパターン15を
形成した。つづいて、このレジストパターン15をマス
クとして前記シリコン酸化1!21をRIEにより所定
の深さエツチングし、開口部31を形成した(第7図(
a)図示)。次いで、実施例1と同様な方法により全面
に有機膜16を堆積したく第7図N))図示)。しかる
後、前記有機1!116をRIEによりエツチングし、
シリコン酸化膜21のn口部3つの内壁に有識膜16a
を残存させた(第7図(C)図示)。更に、前記レジス
トパターン15及び有機Ha 16 aをマスクとして
前記シリコン酸化膜21をRIEによりエツチングし、
開口部31から露出するシリコン酸化j!21に小さな
径を有する開口部32を形成した(第7図(d)図示)
。なお、同図(d)で開口部31.32を総称してコン
タクトホールと呼ぶ。
実施例3によれば、基板側に小さな開口部32を有した
コンタクトホールをシリコン酸化膜21に形成できる。
なお、上記実施例では、第1のマスク材としてレジスト
パターンを用いたが、これに限らず、例えば多結晶シリ
コン等でもよい。また、第2のマスク材も有機膜に限ら
ず、例えば多結晶シリコン等でもよい。
〔発明の効果〕
以上詳述した如く本発明によれば、第1のマスク材の開
口部より狭いパターンを下地材料膜に形成できる微細パ
ターンの形成方法を提供できる。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の実施例1に係る微細パ
ターンの形成方法を工程順に示す断面図、第2図は従来
の微細パターンの形成方法の説明図、第3図(a)、(
b)は従来のコンタクトホールの形成方法を工程順に示
す断面図、第4図は(a)〜(C)は従来のフィールド
酸化膜の形成方法を工程順に示す断面図、第5図は従来
のフィールド酸化膜を微細に形成するための説明図、第
6図(a)〜(d)は本発明の実施例2に係る微細パタ
ーンの形成方法を工程順に示す断面図、第7図(a)〜
(d)は本発明の実施例3に係る微細パターンの形成方
法を工程順に示す断面図である。 11・・・シリコン基板、12.21・・・シリコン酸
化膜、13・・・シリコン窒化膜、14.17.31.
32・・・開口部、15・・・レジストパターン、16
.16a・・・有機膜、18・・・フィールド酸化膜、
22・・・コンタクトホール。 出願人代理人 弁理士 鈴江武彦 第2図 第4図 第5図 第6図

Claims (4)

    【特許請求の範囲】
  1. (1)半導体基板上に設けられた下地材料膜を反応性イ
    オンエッチングによりエッチングして微細パターンを形
    成する方法において、半導体基板上に下地材料膜を形成
    する工程と、この下地材料膜上に開口部を有した第1の
    マスク材を形成する工程と、全面に第2のマスク材を形
    成した後、この第2のマスク材を選択的に除去してその
    一部を前記第1のマスク材の開口部内壁に残存させる工
    程と、この残存する第2のマスク材及び前記第1のマス
    ク材を用いて前記下地材料膜を反応性イオンエッチング
    により除去する工程とを具備することを特徴とする微細
    パターンの形成方法。
  2. (2)第1のマスク材がレジストパターンで、第2のマ
    スク材が有機膜であることを特徴とする特許請求の範囲
    第1項記載の微細パターンの形成方法。
  3. (3)有機膜をプラズマ重合法により形成することを特
    徴とする特許請求の範囲第2項記載の微細パターンの形
    成方法。
  4. (4)下地材料膜がシリコン酸化膜又はシリコン窒化膜
    であることを特徴とする特許請求の範囲第1項記載の微
    細パターンの形成方法。
JP26045485A 1985-11-20 1985-11-20 微細パタ−ンの形成方法 Pending JPS62120030A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26045485A JPS62120030A (ja) 1985-11-20 1985-11-20 微細パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26045485A JPS62120030A (ja) 1985-11-20 1985-11-20 微細パタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS62120030A true JPS62120030A (ja) 1987-06-01

Family

ID=17348168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26045485A Pending JPS62120030A (ja) 1985-11-20 1985-11-20 微細パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS62120030A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5629326A (en) * 1979-08-17 1981-03-24 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS6022340A (ja) * 1983-07-18 1985-02-04 Toshiba Corp 半導体装置の製造方法
JPS61258431A (ja) * 1985-02-21 1986-11-15 テキサス インスツルメンツ インコ−ポレイテツド 集積回路およびその製造方法
JPS6242545A (ja) * 1985-08-20 1987-02-24 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5629326A (en) * 1979-08-17 1981-03-24 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS6022340A (ja) * 1983-07-18 1985-02-04 Toshiba Corp 半導体装置の製造方法
JPS61258431A (ja) * 1985-02-21 1986-11-15 テキサス インスツルメンツ インコ−ポレイテツド 集積回路およびその製造方法
JPS6242545A (ja) * 1985-08-20 1987-02-24 Fujitsu Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US20010046632A1 (en) Novel dry development process for a bi-layer resist system
US5300379A (en) Method of fabrication of inverted phase-shifted reticle
US5888678A (en) Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPS62120030A (ja) 微細パタ−ンの形成方法
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
US6383693B1 (en) Method of forming a photomask utilizing electron beam dosage compensation method employing dummy pattern
US4612274A (en) Electron beam/optical hybrid lithographic resist process in acoustic wave devices
JPS60220976A (ja) 半導体装置の製造方法
JP2675525B2 (ja) 半導体装置の微細パターン形成方法
JPS63133629A (ja) 集積回路装置の製造方法
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
JPH03257825A (ja) 半導体装置の製造方法
KR100396689B1 (ko) 반도체소자의게이트제조방법
KR0169595B1 (ko) 미세패턴 제조방법
JPH01189923A (ja) 半導体装置の製造方法
JP2003330159A (ja) 透過型位相シフトマスク及び該透過型位相シフトマスクを用いたパターン形成方法
JP2005039072A (ja) 半導体装置のパターン配置方法
KR100382548B1 (ko) 반도체 소자의 제조방법
JPH0479321A (ja) 半導体装置の製造方法
KR100607732B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JPH0348424A (ja) 半導体装置の製造方法
JPH0521325A (ja) レジストパターンの形成方法
JPS62183124A (ja) 半導体装置の製造方法
JPH04258110A (ja) X線露光装置及びx線露光方法