JPS62118579A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62118579A JPS62118579A JP25909485A JP25909485A JPS62118579A JP S62118579 A JPS62118579 A JP S62118579A JP 25909485 A JP25909485 A JP 25909485A JP 25909485 A JP25909485 A JP 25909485A JP S62118579 A JPS62118579 A JP S62118579A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- film
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔竜業上の利用分野〕
この発明は、半導体装置の製造方法に係り、そのコンタ
クトホールの形成に関するものである。
クトホールの形成に関するものである。
第２図は従来の半導体装置の主要製造工程を示し７、以
下こｔ１ｆ用いて従来の方法を説明する。まず、第２図
（ａ）に示すように、シリコン基板ｉｌ＋に選択酸化法
で、素子分離順ＶＣ（２ａ）（２ｂ）を形成し、この素
子分離＠域（２ａ）（２ｂ）で囲まねたシリコン基板（
１）の表面に、熱酸化法等でゲート酸化膜（３）を形成
する。次に多結晶シリコンをスパッタ法等で堆積させて
ゲート電極］４１を形成し、このゲート電［ｆ＋＋をマ
スクとしてセルファライン法でソース。
下こｔ１ｆ用いて従来の方法を説明する。まず、第２図
（ａ）に示すように、シリコン基板ｉｌ＋に選択酸化法
で、素子分離順ＶＣ（２ａ）（２ｂ）を形成し、この素
子分離＠域（２ａ）（２ｂ）で囲まねたシリコン基板（
１）の表面に、熱酸化法等でゲート酸化膜（３）を形成
する。次に多結晶シリコンをスパッタ法等で堆積させて
ゲート電極］４１を形成し、このゲート電［ｆ＋＋をマ
スクとしてセルファライン法でソース。
ドレイｙ饋１−となる不純物拡散頭載（５ａ）（５ｂ）
をＴ唇間する。その後、第２図（ｂｌに示すように、シ
リコン基板（１）の表面全面にＢＰＳＧ （Ｂｏｒｏｐ
ｈｏｓｐｈｏ Ｓｉ −１）ｏａｔｅ Ｇｌａｓｓ膜（
６）をＣＶＤ （Ｃｈｅｍｉｏａｌ Ｖａｐｏｒ Ｄｅ
ｐｏ −５ｉｔｉｏｎ）法等で堆積させ、前記ＢＰＳＧ
膜（６）を９００℃程度で熱処理をして第２図（ａｌｌ
に示すように平坦化する。そして、第２Ｍ１（ｄ）に示
すように、この平坦化されたＢＰＳＧ膜（６）上て、フ
ォトレジスト（８）を塗布し、こねを写真製版（、てコ
ンタクトホールパターンを形成し、第２ＰＡ（ｅｌおよ
び（ｆｌに示すように、異方性ドライエツチングで、Ｂ
ＰＳ（１膜（６）ヲエッチングしてコンタクトホールを
形成する。しかし、この時、ゲート電極＋４１とシリコ
ン基板（１）上の不純物拡散ｆｆｆｉＶ （ａａ）（ａ
ｂ）では、コンタクト部分の深さ方向の位置が異なるた
め、不純物拡散［１）７（５ａ）（５ｂ）の表面まで、
ＢＰ！１）０膜（６）がエツチングされるまでに、この
不純物拡敷饋Ｖ （５ａ）（５ｂ）よりコンタクト部分
の浅いゲートＭ＆（４＋け、エツチングさｔｌてしまう
。その後フオトレジスＮ８１乾式エツチング等で除去し
、８００°Ｃ程度で熱処理をして、第２図（ｇ）に示す
ようにＢＰＳＧ 腰ｆｉｌのコンタクトホールに傾斜を
つける。そして、第２図（ｈ）に示すように、アルミ配
線（９ａ）（９ｂ）（９０）をスパッタ法。
をＴ唇間する。その後、第２図（ｂｌに示すように、シ
リコン基板（１）の表面全面にＢＰＳＧ （Ｂｏｒｏｐ
ｈｏｓｐｈｏ Ｓｉ −１）ｏａｔｅ Ｇｌａｓｓ膜（
６）をＣＶＤ （Ｃｈｅｍｉｏａｌ Ｖａｐｏｒ Ｄｅ
ｐｏ −５ｉｔｉｏｎ）法等で堆積させ、前記ＢＰＳＧ
膜（６）を９００℃程度で熱処理をして第２図（ａｌｌ
に示すように平坦化する。そして、第２Ｍ１（ｄ）に示
すように、この平坦化されたＢＰＳＧ膜（６）上て、フ
ォトレジスト（８）を塗布し、こねを写真製版（、てコ
ンタクトホールパターンを形成し、第２ＰＡ（ｅｌおよ
び（ｆｌに示すように、異方性ドライエツチングで、Ｂ
ＰＳ（１膜（６）ヲエッチングしてコンタクトホールを
形成する。しかし、この時、ゲート電極＋４１とシリコ
ン基板（１）上の不純物拡散ｆｆｆｉＶ （ａａ）（ａ
ｂ）では、コンタクト部分の深さ方向の位置が異なるた
め、不純物拡散［１）７（５ａ）（５ｂ）の表面まで、
ＢＰ！１）０膜（６）がエツチングされるまでに、この
不純物拡敷饋Ｖ （５ａ）（５ｂ）よりコンタクト部分
の浅いゲートＭ＆（４＋け、エツチングさｔｌてしまう
。その後フオトレジスＮ８１乾式エツチング等で除去し
、８００°Ｃ程度で熱処理をして、第２図（ｇ）に示す
ようにＢＰＳＧ 腰ｆｉｌのコンタクトホールに傾斜を
つける。そして、第２図（ｈ）に示すように、アルミ配
線（９ａ）（９ｂ）（９０）をスパッタ法。
ＣＶＤ法等で形成する。
従来の半導体装置の製造方法では、ｌｖ上のような工程
でコンタクトホールがｊ形成されているので。
でコンタクトホールがｊ形成されているので。
コンタクト部分の深さが異なるものが２ケ所以＋＝ある
七、コンタクト部分の浅いものけ、コンタクト部分まで
エツチングされるという問題点があった。
七、コンタクト部分の浅いものけ、コンタクト部分まで
エツチングされるという問題点があった。
この発明は、」二Ｆのよつな問題点を解消するためにな
さねたもので、コンタクト部分の浅い場所のコンタクト
部分のエツチングによる損傷を緩和する半導体装置の製
造方法を得ることを目的とする。
さねたもので、コンタクト部分の浅い場所のコンタクト
部分のエツチングによる損傷を緩和する半導体装置の製
造方法を得ることを目的とする。
この発明に係る半導体装置の製造方法は、表面が平坦な
第２の絶縁膜の第１および第２の頭載に対向した位置か
ら＠１の絶縁膜に達する孔を、第１の絶縁膜をエツチン
グする場合よりエツチングレートが大きくなるような条
件の第１のエツチングにより形成し、＠１の絶縁膜の表
面の第１および第２の蛸發に対向した位置から、第１お
よび第２の６１）７に達する孔を、％２のエツチングに
より形晴するものである。
第２の絶縁膜の第１および第２の頭載に対向した位置か
ら＠１の絶縁膜に達する孔を、第１の絶縁膜をエツチン
グする場合よりエツチングレートが大きくなるような条
件の第１のエツチングにより形成し、＠１の絶縁膜の表
面の第１および第２の蛸發に対向した位置から、第１お
よび第２の６１）７に達する孔を、％２のエツチングに
より形晴するものである。
この発明においては、Ｉ！２の絶縁膜のエツチングは、
第１の絶縁膜をエツチングする場合よりも、エツチング
レートが大きくなるような条件でなされる。
第１の絶縁膜をエツチングする場合よりも、エツチング
レートが大きくなるような条件でなされる。
＠１図は、この発明の一実施例による半導体装置の主要
製造工程を示し、以下これを用いて一実施例の方法を説
明する。また、第２図と同一符号は、同−才たけ相当部
分を示す。第１図ｒａｔに示すように、前Ｐ従来と同様
の方法でシリコン基板（ＩＩにゲートＮ極１４）および
ソース・ドレイン不純物拡散領域（５ａ）（５ｂ） ｆ
形成する。次に第１図１（ｂ）に示すように、シリコン
基板（１）の表面全面にｐｓａ （Ｐｈｏｓｐｈｏ ５
ｉｌｌｏａｔｅ （ｌｌａａｓ）膜（１０）をＣＶＤ法
等で堆積させ、このＰＳＧ膜（１０１を１０００’Ｃ稈
麿で熱処理をして第１図（ｃ）に示すように平坦化する
。そして＠１図（ｄ）に示すようにこの平坦化されたｐ
ｓａ膜（１０１上に、ポロン濃質が５ｗｔチ以上の高ポ
ロン濃度のＢＰＳＧ膜０１）をＣＶＤ法等で堆積し、こ
れを９００℃程度で熱処理をして、第１Ｆ２１（θ）に
示すように平坦化する。そして第１図（ｆ）に示すよう
にこの平坦化された高ポロン濃度のＢＰＳＧＩＩＩＩＱ
Ｉｌ上に、フォトレジスト（８（を塗布し、これを写真
製版してコンタクトホールパターンを形成する。次に湿
式によるエツチングで、高ポロン濃度のＢＰＳＧ膜０］
）にコンタクトホールを第１図（ｇ）Ｋ示すように形成
する。さらにエツチングを続けると、第１図（ｈｌに示
すように、高ポロン濃度のＢＰＳ（）肋０１）は、その
下層のＰＳＧ膜（１０）よりも。
製造工程を示し、以下これを用いて一実施例の方法を説
明する。また、第２図と同一符号は、同−才たけ相当部
分を示す。第１図ｒａｔに示すように、前Ｐ従来と同様
の方法でシリコン基板（ＩＩにゲートＮ極１４）および
ソース・ドレイン不純物拡散領域（５ａ）（５ｂ） ｆ
形成する。次に第１図１（ｂ）に示すように、シリコン
基板（１）の表面全面にｐｓａ （Ｐｈｏｓｐｈｏ ５
ｉｌｌｏａｔｅ （ｌｌａａｓ）膜（１０）をＣＶＤ法
等で堆積させ、このＰＳＧ膜（１０１を１０００’Ｃ稈
麿で熱処理をして第１図（ｃ）に示すように平坦化する
。そして＠１図（ｄ）に示すようにこの平坦化されたｐ
ｓａ膜（１０１上に、ポロン濃質が５ｗｔチ以上の高ポ
ロン濃度のＢＰＳＧ膜０１）をＣＶＤ法等で堆積し、こ
れを９００℃程度で熱処理をして、第１Ｆ２１（θ）に
示すように平坦化する。そして第１図（ｆ）に示すよう
にこの平坦化された高ポロン濃度のＢＰＳＧＩＩＩＩＱ
Ｉｌ上に、フォトレジスト（８（を塗布し、これを写真
製版してコンタクトホールパターンを形成する。次に湿
式によるエツチングで、高ポロン濃度のＢＰＳＧ膜０］
）にコンタクトホールを第１図（ｇ）Ｋ示すように形成
する。さらにエツチングを続けると、第１図（ｈｌに示
すように、高ポロン濃度のＢＰＳ（）肋０１）は、その
下層のＰＳＧ膜（１０）よりも。
エツチングレートが非常に大きいため、不純物拡散昭ｇ
（５ａ’１（５Ｎとゲート電極（４１のようにコンタ
クト部分の深さが巽なっても、コンタクト部分へ到達す
る才でのｐｓａ膜ｔ１０１の残膜厚は、はぼ等しくなる
。そこで異方性乾式エツチングでＰＳ（ｌ Ｉｔ！Ｊ
（＋０１の残１ＩＩＳ！ＩＶｃコンタクトホールを形成
、すると、第１図（１）に示すようにコンタクト部分の
浅い方すなわちゲート電極（４）のコンタクト部分の損
傷は緩和される。
（５ａ’１（５Ｎとゲート電極（４１のようにコンタ
クト部分の深さが巽なっても、コンタクト部分へ到達す
る才でのｐｓａ膜ｔ１０１の残膜厚は、はぼ等しくなる
。そこで異方性乾式エツチングでＰＳ（ｌ Ｉｔ！Ｊ
（＋０１の残１ＩＩＳ！ＩＶｃコンタクトホールを形成
、すると、第１図（１）に示すようにコンタクト部分の
浅い方すなわちゲート電極（４）のコンタクト部分の損
傷は緩和される。
その後フォトレジスト（８１を乾式エツチング等で除去
［−１８００℃秤度で熱処理をして、第１図（ｊ）に示
すように高ポロン濃度のＢＰＳＣＩ膜０ηのコンタクト
ホールに傾斜をつける。そして第１図（ｋｌに示すよう
に、アルミ配線（９ａ）（９ｂ）（９ｏ）をスパッタ法
。
［−１８００℃秤度で熱処理をして、第１図（ｊ）に示
すように高ポロン濃度のＢＰＳＣＩ膜０ηのコンタクト
ホールに傾斜をつける。そして第１図（ｋｌに示すよう
に、アルミ配線（９ａ）（９ｂ）（９ｏ）をスパッタ法
。
ＣＶＤ法等で形成する。
なふ・、十が実症例で汀、第２の絶縁膜のエツチングレ
ートを大き（することを高ポロン濃Ｊｌ’（７）ＢＰＳ
Ｏ膜０１）を甲いることで制御したが、これＦｉ、ｐｓ
ａ膜［０１のリン濃度や、第１または第２の絶縁膜を使
えることや、湿式エツチングのエツチング液の濃度や乾
式のエツチングのエツチング条件や、前記湿式のエツチ
ングと前記乾式のエツチングの組合せによって制御して
もよい。
ートを大き（することを高ポロン濃Ｊｌ’（７）ＢＰＳ
Ｏ膜０１）を甲いることで制御したが、これＦｉ、ｐｓ
ａ膜［０１のリン濃度や、第１または第２の絶縁膜を使
えることや、湿式エツチングのエツチング液の濃度や乾
式のエツチングのエツチング条件や、前記湿式のエツチ
ングと前記乾式のエツチングの組合せによって制御して
もよい。
以上のように、この発明によれば、第２の絶縁膜のエツ
チングが、第１の絶縁膜をエツチングする場合よりも、
エツチングレートが大きくなるような条件でエツチング
するので、表面が平坦でコンタクト部分の深さ方向の位
置が児なる半導体装置でのコンタクト部分の浅い場所の
コンタクト部分のエツチングによる損傷が緩和されると
い’５ 効果がある。
チングが、第１の絶縁膜をエツチングする場合よりも、
エツチングレートが大きくなるような条件でエツチング
するので、表面が平坦でコンタクト部分の深さ方向の位
置が児なる半導体装置でのコンタクト部分の浅い場所の
コンタクト部分のエツチングによる損傷が緩和されると
い’５ 効果がある。
第１図（ａｌ〜（ｋ）はこの発明の一実施例による半導
体装置の製造方法を示す工程別断面図、第２図（８１〜
ｒｋ３ Ｆ′ｉ従来の半導体装置の製造方法を示す工程
別断面図である。図において、（ｌ）けシリコン基板。 （２ａ ） （２ｂ ）け素子分離餡−１（３：けゲー
ト絶縁膜、（４１けゲートＮ極、（５ａ）（５ｂ） Ｆ
ｉ不純物拡散ｆｉ［、（６）ばＢＰＳＧ ［、（８１ｉ
７オトレジスト、（９ａ）（９ｂ）（９ｏ）はアルミ配
線、（１０）ばＰＳＧ Ｉｌ１％ＯＤは高ポロン濃度Ｂ
ＰＳＧ膜。 なお、図中、同一符号は同一または相当部分を示す。
体装置の製造方法を示す工程別断面図、第２図（８１〜
ｒｋ３ Ｆ′ｉ従来の半導体装置の製造方法を示す工程
別断面図である。図において、（ｌ）けシリコン基板。 （２ａ ） （２ｂ ）け素子分離餡−１（３：けゲー
ト絶縁膜、（４１けゲートＮ極、（５ａ）（５ｂ） Ｆ
ｉ不純物拡散ｆｉ［、（６）ばＢＰＳＧ ［、（８１ｉ
７オトレジスト、（９ａ）（９ｂ）（９ｏ）はアルミ配
線、（１０）ばＰＳＧ Ｉｌ１％ＯＤは高ポロン濃度Ｂ
ＰＳＧ膜。 なお、図中、同一符号は同一または相当部分を示す。
Claims (5)
- （１）半導体基板の表面の第１の領域と、この第１の領
域よりも高さが低い第２の領域を形成する工程、前記表
面を含む第１および第２の領域上に第１の絶縁膜を形成
する工程、前記第１の絶縁膜上に表面が平坦な第２の絶
縁膜を形成する工程、この第２の絶縁膜の前記第１およ
び第２の領域に対向した位置から前記第１の絶縁膜に達
する孔を前記第１の絶縁膜をエッチングする場合よりエ
ッチングレートが大きくなるような条件の第１のエッチ
ングにより形成する工程、前記第２の絶縁膜の表面の前
記第１および第２の領域に対向した位置から前記第１お
よび第２の領域に達する孔を第２のエッチングにより形
成する工程とを含む半導体装置の製造方法。 - （２）エッチングレートが、第１および第２のエッチン
グの方法と第１および第２の絶縁膜の膜質により制御さ
れることを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。 - （３）第１および第２のエッチングが、湿式のみまたは
湿式と乾式の組合せによるエッチングであることを特徴
とする特許請求の範囲第１項または第２項記載の半導体
装置の製造方法。 - （４）第１の絶縁膜がＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ
Ｇｌａｓｓ膜（以下ＰＳＧ膜という）、第２の絶縁膜が
Ｂｏｒｏ−ｐｈｏｓｐｈｏＳｉｌｉｃａｔｅＧｌａｓｓ
膜（以下ＢＰＳＧ膜という）であることを特徴とする特
許請求の範囲第１項または第２項記載の半導体装置の製
造方法。 - （５）ＢＰＳＧ膜のポロン濃度が５ｗｔ％以上であるこ
とを特徴とする特許請求の範囲第４項記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25909485A JPS62118579A (ja) | 1985-11-18 | 1985-11-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25909485A JPS62118579A (ja) | 1985-11-18 | 1985-11-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62118579A true JPS62118579A (ja) | 1987-05-29 |
Family
ID=17329232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25909485A Pending JPS62118579A (ja) | 1985-11-18 | 1985-11-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62118579A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0322420A (ja) * | 1989-06-19 | 1991-01-30 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JP2002263603A (ja) * | 2001-03-06 | 2002-09-17 | Kureo:Kk | 蓋付容器洗浄装置 |
| JP2008192691A (ja) * | 2007-02-01 | 2008-08-21 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
-
1985
- 1985-11-18 JP JP25909485A patent/JPS62118579A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0322420A (ja) * | 1989-06-19 | 1991-01-30 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JP2002263603A (ja) * | 2001-03-06 | 2002-09-17 | Kureo:Kk | 蓋付容器洗浄装置 |
| JP2008192691A (ja) * | 2007-02-01 | 2008-08-21 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6376330A (ja) | 半導体装置の製造方法 | |
| JPS62118579A (ja) | 半導体装置の製造方法 | |
| JPH06318578A (ja) | 半導体素子のコンタクトホール形成方法 | |
| KR890011035A (ko) | 집적회로 제조방법 및 전기접속 형성방법 | |
| JPH05110099A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02113548A (ja) | 半導体装置 | |
| JPS6161539B2 (ja) | ||
| JPH02206115A (ja) | 半導体装置の製造方法 | |
| JPS62260320A (ja) | 半導体装置の製造方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH0220043A (ja) | 半導体装置の製造方法 | |
| JPS62274731A (ja) | 半導体装置 | |
| JPS63111668A (ja) | 半導体装置およびその製造方法 | |
| JPH02262329A (ja) | 半導体装置 | |
| JPS61180448A (ja) | 半導体装置の製造方法 | |
| JPH11354626A (ja) | 半導体素子の素子分離方法及び半導体装置 | |
| JPH0216019B2 (ja) | ||
| JPS586135A (ja) | 半導体装置の製造方法 | |
| JPH065677B2 (ja) | 半導体装置の製造方法 | |
| JPS6263474A (ja) | 半導体装置 | |
| JPH04219932A (ja) | 半導体装置の製造方法 | |
| JPS6321857A (ja) | 半導体装置 | |
| JPH06132244A (ja) | 半導体装置の電極形成方法 | |
| JPH0624195B2 (ja) | 半導体装置の製造方法 |